PCIe 7.0最終版草案發(fā)布，傳輸速率128 GT/s，PCIe 6.0加速商業(yè)化
?
電子發(fā)燒友網(wǎng)綜合報(bào)道，近日，PCI-SIG 組織公布了 PCI Express 7.0 規(guī)范的0.9 版草案，這是PCIe 7.0規(guī)范正式版本發(fā)布前的最后一個(gè)草案版本，而正式版將于2025年晚些時(shí)候發(fā)布。
?
其核心技術(shù)參數(shù)目標(biāo)包括：傳輸速率128 GT/s，x16 配置下雙向帶寬達(dá) 512 GB/s；采用四電平脈沖幅度調(diào)制（PAM4）技術(shù)；，優(yōu)化信道設(shè)計(jì)參數(shù)，確保在更長(zhǎng)的物理距離下仍能保持高數(shù)據(jù)傳輸速率和穩(wěn)定性；繼續(xù)改善低延遲性能，并強(qiáng)化系統(tǒng)的魯棒性和數(shù)據(jù)傳輸?shù)臏?zhǔn)確性，以適應(yīng)對(duì)實(shí)時(shí)性和數(shù)據(jù)完整性要求極高的應(yīng)用場(chǎng)景；優(yōu)化功耗效率指標(biāo)；以及繼續(xù)向下兼容歷代 PCIe 版本。
?
全新的PCIe 7.0 規(guī)范旨在支持?jǐn)?shù)據(jù)密集型細(xì)分市場(chǎng)，例如超大規(guī)模數(shù)據(jù)中心、高性能計(jì)算 （HPC） 和軍事/航空航天，以及 AI/ML、800G 以太網(wǎng)和云計(jì)算等新興應(yīng)用。該規(guī)范旨在為下一代計(jì)算設(shè)備提供更高帶寬基礎(chǔ)，滿(mǎn)足日益增長(zhǎng)的實(shí)時(shí)數(shù)據(jù)處理與高速互聯(lián)需求。
?
在PCIG-SIG DevCon 2024開(kāi)發(fā)者大會(huì)上，Cadence全球首次展示了PCIe 7.0的全新方向，加入自己獨(dú)有的光學(xué)連接方案，在一個(gè)真實(shí)、低延遲、無(wú)需重定時(shí)、線性光學(xué)連接的系統(tǒng)中，跑出了128GT/s的收發(fā)速率。這就意味著，它的x16雙向帶寬可達(dá)512GB/s。
?
在PCI-SIG DevCon 2024 上，新思科技展示了全球首個(gè)基于光學(xué)的 PCIe 7.0 IP，展示了該技術(shù)在實(shí)際場(chǎng)景中的功能。其中包括使用 OpenLight 光子 IC 以 128 Gb/s 運(yùn)行的 Synopsys PCI Express 7.0 PHY IP 電-光-電 (EOE) TX 到 RX，以及使用 Synopsys PCIe 7.0 控制器 IP 成功實(shí)現(xiàn)根復(fù)合體到端點(diǎn)的連接和 FLIT 傳輸。
?
Rambus也在PCI-SIG DevCon上推出PCIe 7.0 IP 產(chǎn)品組合，PCIe 7.0 控制器旨在提供下一代 AI 和 HPC 應(yīng)用所需的高帶寬、低延遲和強(qiáng)大性能。主要特性包括支持 PCIe 7.0 規(guī)范，包括 128 GT/s 數(shù)據(jù)速率；實(shí)施低延遲前向糾錯(cuò) (FEC) 以實(shí)現(xiàn)鏈路穩(wěn)健性；支持固定大小的 FLIT，可實(shí)現(xiàn)高帶寬效率；向后兼容 PCIe 6.0、5.0、4.0 等；借助 IDE 引擎實(shí)現(xiàn)最先進(jìn)的安全性；支持 AMBA AXI 互連。此外，PCIe 7.0 重定時(shí)器，用于高度優(yōu)化、低延遲信號(hào)再生數(shù)據(jù)路徑；PCIe 7.0 多端口交換機(jī)具有物理感知能力，可支持多種架構(gòu)。
?
隨著數(shù)據(jù)傳輸速率的不斷提高，傳統(tǒng)的電氣信號(hào)傳輸面臨著信號(hào)衰減、干擾等問(wèn)題，難以滿(mǎn)足高速數(shù)據(jù)傳輸?shù)男枨蟆６庑盘?hào)具有傳輸速度快、損耗低、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，因此將光學(xué)技術(shù)引入 PCIe 7.0 成為了解決高速數(shù)據(jù)傳輸問(wèn)題的關(guān)鍵。早前，PCI-SIG組織就成立了專(zhuān)門(mén)的光學(xué)工作組，研究基于光學(xué)接口的PCIe新標(biāo)準(zhǔn)，但尚未確定PCIe 7.0是否一定采用光學(xué)方案。
?
當(dāng)然從市場(chǎng)端來(lái)看，當(dāng)前PCIe 5.0逐漸成為市場(chǎng)主流，PCIe 6.0的研發(fā)成果陸續(xù)推出，但落地商用還需要一段時(shí)間。
?
例如，去年在FMS 上，美光展示其領(lǐng)先的 PCIe 6.0 SSD 技術(shù)，其順序讀取帶寬超過(guò) 26GB/s，為推動(dòng)生態(tài)系統(tǒng)發(fā)展而設(shè)計(jì)。美光將向合作伙伴提供此項(xiàng)技術(shù)，以加速 PCIe 6.0 生態(tài)系統(tǒng)的發(fā)展。
?
在DesignCon2025大會(huì)上，Astera Labs演示了業(yè)界首個(gè)PCIe 6.0交換機(jī)與PCIe 6.0 SSD端點(diǎn)之間的互操作性，展示了其PCIe交換機(jī)與美光SSD配合使用時(shí)的能力。演示中使用的美光PCIe 6.0數(shù)據(jù)中心SSD實(shí)現(xiàn)了高達(dá)27GB/s的性能，遠(yuǎn)超 PCIe 5.0 的 14.5 GB/s，展示了 PCIe 6.0 在存儲(chǔ)領(lǐng)域的巨大潛力。
?
?