女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

使用Synopsys VIP簽署PCIe 5.0驗證

星星科技指導員 ? 來源:synopsys ? 作者:synopsys ? 2023-05-26 10:41 ? 次閱讀

PCI Express? 5.0規范,達到32GT / s的傳輸速率,同時保持低功耗和與前幾代技術的向后兼容性。為此,Synopsys 還宣布與 Astera Labs 合作開發業界首款 PCIe 5.0 重定時器 SoC。人工智能、云、數據中心5G 等新興應用一直在推動帶寬需求的指數級增長,而 PCIe 已經不斷發展以滿足這些不斷增長的需求。

PCIe 協議在過去 15+ 年中迅速發展,從 2 年第 5 代的 2002.1GT/s 原始比特率,到今天最新的 PCIe 32.5 的 0GT/s。PCI Express 從桌面計算到云的采用,對增加吞吐量、減少延遲、占用空間和功耗的需求不斷增長,一直在推動 PCIe 標準的創新。

pYYBAGRwHFiAJhJAAAL5aK8rbv0375.png

PCIe 5.0 增加了重要的新功能,例如新的均衡選項和備用協議協商 (APN),以滿足系統要求,具有可預測和穩定的帶寬、延遲和功率(見下文)。

pYYBAGRwHFSAMr1EAALYAbOY0w8358.png

自規范最初構思以來,適用于 PCIe 5.0 的 Synopsys VIP 和源代碼測試套件已被從事下一代云、數據中心、5G 和 HPC 設計的行業領導者廣泛采用。VIP功能和測試套件與這些領先的PCIe Gen5采用者合作得到增強和成熟,以系統地降低每個規范草案中發布的新功能的設計實施風險(見下文)。

pYYBAGRwHFGAF-mAAAKvwouzKng149.png

Synopsys VIP 通過其原生 SV/UVM 實施以及與 Synopsys VCS 和 Verdi Protocol Analyzer 的原生集成,提高了性能和驗證效率。Synopsys VIP 提供內置功能覆蓋范圍和源代碼第 5 代測試套件,以加快驗證收斂并實現一次性質量設計的流片。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 定時器
    +關注

    關注

    23

    文章

    3287

    瀏覽量

    117199
  • 數據中心
    +關注

    關注

    16

    文章

    5135

    瀏覽量

    73190
  • 人工智能
    +關注

    關注

    1804

    文章

    48691

    瀏覽量

    246423
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    硬盤開啟PCIe 5.0時代

    2019年年初,PCI-SIG組織對外發布PCIe 5.0 0.9版規范。隨后,2019年5月29日,PCI-SIG正式宣布完成PCIe 5.0規范,傳輸速率達到32GT/s,帶寬可達
    的頭像 發表于 09-29 08:48 ?5365次閱讀

    PCIe 5.0的接口設計有多難?

    PCIe 5.0的接口設計有多難?如何使用成熟的IP來克服這個問題?32 GT/s PCIe 5.0具有哪些主要功能?
    發表于 06-17 11:37

    Synopsys為更快速的SoC驗證推出下一代驗證IP

    新思科技有限公司(Synopsys, Inc., 納斯達克股票市場代碼:SNPS)日前宣布:推出基于全新VIPER架構的DiscoveryTM 系列驗證知識產權(Verification IP,簡稱VIP)。
    發表于 03-14 12:08 ?732次閱讀

    基于FPGA的PCIe總線接口的DMA控制器的實現并進行仿真驗證

    本文實現的基于FPGA的PCIe總線接口的DMA控制器是在Altera PHY IP和Synopsys Core IP的基礎上實現的,利用Synopsys VIP
    的頭像 發表于 01-11 10:57 ?1.4w次閱讀
    基于FPGA的<b class='flag-5'>PCIe</b>總線接口的DMA控制器的實現并進行仿真<b class='flag-5'>驗證</b>

    PCIe 5.0時代正式拉開序幕

    PCIe 4.0已經逐漸普及,PCIe 5.0即將登場,PCIe 6.0躍躍欲試……PCIe標準這幾年的步伐不可謂不快。
    的頭像 發表于 02-05 11:36 ?3777次閱讀

    PCIe 5.0對互聯芯片的性能驗證要求

    總線在計算機系統中是CPU、內存、輸入、輸出設備傳遞信息的公用通道;主機的各個部件通過總線相連接,外部設備通過相應的接口電路與總線相連接。 今天要介紹的主角,就是第五代總線技術PCIe 5.0,而
    的頭像 發表于 06-18 14:36 ?4377次閱讀

    什么是 PCIe 5.0PCIe 5.0規范以及挑戰

    PCIE5.0 X16),增長了480倍。 PCIe 5.0 第5代PCIe技術 PCIe5.0速度是
    的頭像 發表于 06-19 11:04 ?4.2w次閱讀

    microchip全新的PCIe 5.0交換芯片怎么樣

    據外媒 techpowerup 消息,美國芯片制造商Microchip發布了全球首款 PCIe 5.0 交換芯片:Switchtec PFX PCIe 5.0 系列。
    的頭像 發表于 01-04 15:13 ?3290次閱讀

    Cadence推出新一代CXL VIP和系統VIP工具

    驗證 IP(VIP)和系統級 VIP(系統 VIP),以加速新技術的采用。Cadence CXL 3.0 VIP與 Cadence PCI
    的頭像 發表于 08-10 10:14 ?2467次閱讀

    PCIE協議5.0完整版

    PCIE協議5.0完整版
    發表于 09-13 14:32 ?0次下載

    覆蓋模型 – 填補內存VIP的漏洞

    Synopsys 內存模型 (VIP) 具有內置的驗證計劃、功能和定時覆蓋模型,可加速覆蓋收斂。提供覆蓋模型是為了幫助跨配置設置、模式寄存器設置、功能和時序參數的多種組合運行完整的驗證
    的頭像 發表于 05-25 16:19 ?1020次閱讀
    覆蓋模型 – 填補內存<b class='flag-5'>VIP</b>的漏洞

    新思科技NVMe VIP:高層次視圖

    Synopsys NVMe 驗證 IP (VIP) 是一個綜合測試工具,由兩個主要子系統組成——第一個是 SVC(系統驗證組件),第二個是 SVT(系統
    的頭像 發表于 05-26 17:41 ?2724次閱讀
    新思科技NVMe <b class='flag-5'>VIP</b>:高層次視圖

    PCIe 5.0驗證實戰,經常遇到的那些問題?

    PCIe 5.0是當前最新的PCI Express規范,提供了更高的數據傳輸速率和更大的帶寬。
    的頭像 發表于 10-27 16:23 ?1792次閱讀
    <b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b><b class='flag-5'>驗證</b>實戰,經常遇到的那些問題?

    什么是PCIePCIe有什么用途?PCIe 5.0有何不同?

    隨著英特爾Alder Lake CPU的發布,以及AMD 7000 Ryzen CPU的即將發布,PCIe 5.0 硬件終于成為現實。但什么是 PCIe 5.0
    的頭像 發表于 11-18 16:48 ?4583次閱讀
    什么是<b class='flag-5'>PCIe</b>?<b class='flag-5'>PCIe</b>有什么用途?<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b>有何不同?

    新思科技PCIe 7.0驗證IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數領域的芯片設計》中,新思科技宣布推出綜合全面的PCIe Express Gen 7(PCIe 7.0)
    的頭像 發表于 07-24 10:11 ?1432次閱讀
    新思科技<b class='flag-5'>PCIe</b> 7.0<b class='flag-5'>驗證</b>IP(<b class='flag-5'>VIP</b>)的特性