Linux信號事件發(fā)生的兩個來源
什么是信號 信號可以理解為軟件中斷,是在軟件層次上對中斷機制的一種模擬,在原理上,一個進程收到一個信....
在SpinalHDL中如何優(yōu)雅地例化端口?
在編寫Verilog代碼時最痛苦的事情便是例化模塊時端口的連接,這時候的你我便成了連線工程師,本節(jié)就....
模型復雜性日益增加,AI優(yōu)化的硬件隨之出現(xiàn)
人工智能(AI)模型的規(guī)模和復雜度以每年大約 10 倍的速度不斷增加,AI 解決方案提供商面臨著巨大....
Verilog有哪幾個版本?怎樣去寫出它?
眾所周知,用于FPGA開發(fā)的硬件描述語言(HDL)主要有兩種:Verilog和VHDL。
如何去使用這幾個Linux命令?
使用 Linux 系統(tǒng)的開發(fā)者,很多人都有自己喜歡的系統(tǒng)命令,下面這個幾個命令令是我平常用的比較多的....
如何通過網(wǎng)線FTP的方式讀取波形文件?
最近在使用示波器測一些波形數(shù)據(jù),需要保存記錄,以前通常是使用U盤的方式來存波形數(shù)據(jù)。
AD9361官方FPGA工程編譯過程
ADI是業(yè)界卓越的半導體公司,在模擬信號、混合信號和數(shù)字信號處理的設計與制造領(lǐng)域都發(fā)揮著十分重要的作....
組合電路中0型冒險和1型冒險及其消除方法
什么是競爭和冒險? (1)競爭 在一個組合電路當中,當某一個變量經(jīng)過兩條以上的路徑到達輸出端的時候,....
通常有兩種不同的時鐘門控實現(xiàn)技術(shù)
時鐘門控(Clock Gating)是一種在數(shù)字IC設計中某些部分不需要時關(guān)閉時鐘的技術(shù)。這里的“部....
基于彩色MT9V034攝像頭 Bayer轉(zhuǎn)RGB FPGA實現(xiàn)
1 圖像bayer格式介紹 bayer格式是伊士曼·柯達公司科學家Bryce Bayer發(fā)明的,Br....

怎么在Vitis中設定Kernel的頻率?
在Vitis 統(tǒng)一軟件平臺中使用Alveo系列開發(fā)板設計加速Kernel時,系統(tǒng)會自動為Kernel....
教你們用Vivado硬件管理器對閃存進行編程
將 .mcs 文件寫入 Quad SPI 或 Linear BPI 閃存 大多數(shù) FPGA/SoC ....
探究關(guān)于FPGA的DDS設計方案
基于FPGA的DDS設計方案1 DDS技術(shù)簡介隨著電子技術(shù)的不斷發(fā)展,傳統(tǒng)的頻率合成技術(shù)逐漸不能滿足....

深度解析Zookeeper五個最核心知識點
1 ZooKeeper簡介 ZooKeeper 是一個開源的分布式協(xié)調(diào)框架,它的定位是為分布式應用提....
FPGA上部署深度學習的算法模型的方法以及平臺
今天給大家介紹一下FPGA上部署深度學習的算法模型的方法以及平臺。希望通過介紹,算法工程師在FPGA....
如何使用QSPI Flash控制器開發(fā)板上的 QSPI Flash進行寫讀操作
學習內(nèi)容 本文首先介紹Flash和QSPI Flash控制器的相關(guān)內(nèi)容,然后使用 QSPI Flas....

世界上最先進分布式版本控制系統(tǒng)Git介紹
前言 Git是目前最流行的版本控制工具,Linux,Android都是使用git進行管理。Githu....
關(guān)于二進制表示和補碼計算的來龍去脈
一、前言 計算機最喜歡的數(shù)字就是 0 和 1,在 CPU 的世界中,它只認識這兩個數(shù)字,即使是強大的....
教你們怎么生成BRAM初始值的coe文件
Vivado中BRAM IP核是經(jīng)常會用到的,而一種比較簡便的給RAM賦初值的方式就是通過一個coe....
探究DSP-PYNQ新增對ZCU111和Ultra96的支持!
在PYNQ RFSoCWorkshop之后,Xilinx再次推出DSP-PYNQ,與之前只發(fā)布了基于....