Analog Devices ADF4382x小數N分頻鎖相環 (PLL) 是一款高性能、超低抖動、小數N分頻鎖相環 (PLL)。它集成了壓控振蕩器 (VCO)，是5G或數據轉換器時鐘應用生成本地振蕩器 (LO) 的理想之選。該高性能PLL的品質因數包括 ?239dBc/Hz，1/f低噪聲，整數模式下PFD頻率高達625MHz，可實現超低帶內噪聲和集成抖動。ADF4382x可生成11.5GHz至21GHz基倍頻程范圍內的頻率，無需使用次諧波濾波器。ADF4382x上的二分頻和四分頻輸出分頻器可分別生成5.75GHz至10.5GHz和2.875GHz至5.25GHz的頻率。

數據手冊：*附件：Analog Devices Inc. ADF4382x小數N分頻鎖相環 (PLL)數據手冊.pdf

Analog Devices ADF4382x通過在PLL反饋環路中添加輸出分頻器，自動將其輸出與多個數據轉換器時鐘應用的輸入參考邊緣對齊。針對需要確定性延遲或延遲調整功能的應用，提供了分辨率小于1ps的可編程輸出延遲參考?？缍鄠€設備和溫度的輸出延遲匹配參考可實現可預測且精確的多芯片時鐘和系統參考 (SYSREF) 對齊。ADF4382x框圖簡潔，具有簡化的串行外設接口 (SPI) 寄存器映射、可重復的多芯片時鐘對齊，并且通過允許片外SYSREF生成來限制不需要的時鐘雜散，從而縮短了開發時間。

特性

• 輸出頻率范圍：687.5MHz至22GHz
• 集成RMS抖動：20GHz
  • 20fs（集成帶寬：100Hz至100MHz）
  • 31fs（ADC SNR方法）
• 快速VCO校準時間：<1μs
• VCO自動校準時間：<100μs
• 相位噪底：-156dBc/Hz（20GHz時）
• PLL規格
  • 標稱帶內相位噪底：-239dBc/Hz
  • 標稱1/f相位噪底：-287dBc/Hz
  • 最大相位/頻率檢測器輸入頻率：625MHz
  • 基準輸入頻率：4.5GHz
  • 典型雜散fPFD ：-90dBc
• 輸出延遲參考規格
  • 傳播延遲溫度系數：0.06ps/°C
  • 調整步長：<1ps
• 多芯片輸出相位對齊
• 3.3V和5V電源
• ADIsimPLL?環路濾波器設計工具支持
• 7mm × 7mm、48端子LGA封裝
• 工作溫度范圍：-40 °C至+105 °C

應用

• 高性能數據轉換器時鐘
• 無線基礎設施（MC-GSM、5G、6G）
• 測試與測量

功能框圖