實現數據中心、實驗室以及便攜式/移動環境下的快速性能原型設計

西門子的 Veloce proFPGA CS 是一款針對軟件驗證和軟硬件系統集成優化的原型系統。它是一款基于 FPGA 的邏輯功能驗證級工具。

軟件驗證過程通過模擬集成電路（ IC ）在不同輸入條件下的行為來測試和驗證其設計功能，以確保其按預期執行。該平臺高度靈活且經濟實惠，支持幾乎所有設計規模，從單個 FPGA 到多個 FPGA、多刀片配置，甚至是最大型的設計。工程師需要驗證 SoC 的邏輯功能，他們通過在周期準確的環境下運行軟件工作負載（通常帶有操作系統）來實現這一點。

RTL 設計仿真和基于 FPGA 的大規模原型設計是實現 SoC、軟件以及系統驗證與確認的有力工具。仿真可以很容易地將 RTL 編譯為可執行模型，并具有全信號可觀測性，是 RTL 設計與驗證中不可或缺的工具。基于 FPGA 的大規模原型設計可以實現更高的執行速度，但靈活性會受到限制，這對于必須根據 RTL 設計驗證代碼的軟件團隊至關重要。它們共同為全系統的驗證與確認提供了強大助力。

項目挑戰

如今，芯片設計的尺寸和復雜性由人工智能（ AI ）推動——用于訓練和執行生成式 AI 模型、為智能車輛提供支持以及進行通用智能研究。尖端 IC 工藝、多芯片模塊和小芯片推動了芯片尺寸的增大。對于芯片廠商而言，產品就是芯片。只要芯片符合其數據表，那它就是準確的。而對于系統廠商而言，產品則是其主板上的芯片，運行從驅動程序和操作系統到應用的整個軟件堆棧。他們必須測試的是整個集成系統，而不僅僅是 RTL 的各個模塊。因此，由于數據中心 CPU 和 GPU、移動平臺以及 AI 加速器等關鍵應用需求的激增，IC 設計的規模大幅增加。在后一種情況下，對生成式 AI 模型的訓練需求激增加之通用 AI 研究的開始，展示出對硬件資源的無盡需求。

西門子原型設計產品戰略總監 Juergen Jaeger 表示：“SoC 驗證與確認項目通常從 RTL 設計的硬件部分驗證開始。在許多情況下，工程師會對非常早期的 RTL 設計進行軟件模擬，包括所有組合在一起的各種系統組件。在某個階段，模擬器的運行速度不夠快，客戶便會轉而采用仿真器，這使他們能夠以比模擬高得多的性能水平驗證 RTL 設計。然后，當 RTL 設計足夠穩定、不會每天發生變化時，就需要開始在其上運行軟件工作負載。此時客戶往往會轉向基于 FPGA 的原型平臺。它能實現較之仿真更高的的性能，同時也會能承載更多的軟件工作負載，如固件、操作系統，有時還有應用軟件。”

解決方案

西門子很早就開始與 AMD 開展合作，首先獲得了 AMD Versal Premium VP1902 器件的規格，而后開始開發新款 proFPGA CS 平臺的硬件和軟件。接下來是獲取機械樣品，以便西門子團隊可以對其制造流程進行微調。AMD Versal Premium VP1902 是一款大型器件，底層擁有數千個引腳。不久之后，雙方團隊開始在軟件方面進行合作，具體而言是西門子編譯和綜合工具與用于布局布線的 AMD Vivado 堆棧之間的接口。第三個合作領域是在調試方面，AMD Versal Premium VP1902 自適應 SoC 提供了以下功能：a）在系統邏輯單元數量方面，其容量至高可達前代 AMD Virtex Ultrascale+ VU19P FPGA 的 2 倍1；b）與前代 Virtex Ultrascale+ VU19P FPGA 相比，總 I/O 帶寬至高可達 2 倍2。

Veloce proFPGA CS 軟件原型設計平臺是一款高性能且完全可配置的系統，設計人員能夠在芯片可用之前通過大量軟件工作負載驗證軟硬件集成。該平臺旨在提供最先進的模塊化、可擴展性、靈活性和可移植性，以滿足當今硬件和軟件工程師的驗證需求。Jaeger 表示：“這款 FPGA 原型設計解決方案由 AMD Versal Premium VP1902 自適應 SoC 提供支持，易于部署，使設計團隊能夠快速進行 IC 和軟件的硅前驗證。”

Versal Premium VP1902 自適應 SoC 在 Versal 產品組合中提供了最高的邏輯容量、互連和外部存儲器帶寬3。Versal Premium VP1902器件擁有超過 1850 萬個邏輯單元、超過 2000 個 I/O 以及至多 160 個高速收發器，最高運行速率可達 112 Gbps，專為挑戰工程極限的應用而設計。VP1902 基于業經驗證的 Versal 架構進行構建，不僅提供了領先的邏輯資源，還集成了 Arm 標量處理器、用于 PCIe Gen5、以太網和內存接口的硬化 IP，所有這些均通過 Versal 可編程片上網絡（ NoC ）整合在一起，從而簡化了大型設備中的數據移動。

Jaeger 解釋道：“Veloce proFPGA CS 系統可用于數據中心、實驗室或臺式環境，能夠連接到 PCIe 等外部接口以及各類外圍設備。當今產品中的軟件內容呈指數級增長，盡早驗證軟件（又稱‘左移’）是產品成功和加速上市進程的關鍵。”

得益于 Veloce proFPGA CS 的高性能、高速接口和可擴展性，軟件團隊能夠在芯片可用之前對軟件進行驗證和調試。該系統可從單個 FPGA 或桌面上的單刀片擴展到適用于多用戶環境的多刀片機架安裝配置。用戶可靈活定義 FPGA 數量、互連和高速協議接口，以最貼合項目的驗證和性能需求。

Jaeger 還補充道：“Veloce 軟件消除了修改設計以適應 FPGA 的繁瑣手動任務。基于 FPGA 的大規模原型設計以更有限的可觀察性換取了更高的執行速度，這對于必須根據 RTL 設計驗證代碼的軟件團隊來說至關重要。”

Veloce proFPGA CS 系統旨在提升性能，可充分利用由 AMD Versal Premium VP1902 自適應 SoC 提供的最新 FPGA 器件技術。Veloce proFPGA CS 實現、調試和運行時軟件可在全自動或用戶引導模式下，最大限度地提高多 FPGA 設計實現的性能與生產力。該系統采用模塊化和可擴展架構，經濟實惠。從桌面上的單個 FPGA 系統或新的可互聯多 FPGA 刀片系統開始，可以高效擴展至擁有數百個刀片的多用戶原型設計平臺。借助 Versal Premium VP1902 自適應 SoC 對所有 I/O 的靈活訪問能力，用戶可以配置一套綜合全面的硬件接口、存儲器、速度橋和互連電纜原型，以模擬真實系統。

設計成效

西門子對各種替代方案進行了調查，并確定Versal Premium VP1902 自適應 SoC 無論在功能、時序還是器件的可用性方面，都是滿足其需求和設計目標的最佳解決方案。

西門子 proFPGA CS 產品經理 Romain Petit 表示：“AI 在西門子軟件流程中扮演重要角色。借助 AI，系統可以將隨機 RTL 設計映射到大型 FPGA 中，例如 Versal Premium VP1902 自適應 SoC，或該器件的多個實例。這需要根據目標 SoC 設計及其運行速度制定各種策略。AMD Vivado 設計工具根據布局和布線輸入創建新的芯片模型，然后利用 AI 提高結果質量以及編譯的可靠性和穩定性。”

進一步了解AMD Versal Premium VU1902 自適應 SoC，請訪問官網產品專區。

1. VER-001: 基于 AMD 在 2023 年 5 月進行的內部分析，比較 Versal Premium VP1902 器件與 Virtex UltraScale+ VU19P 器件的系統邏輯單元數量。

2. VER-003: 基于 AMD 實驗室測試，使用 A6865 封裝來仿真 AMD Versal Premium VP1902 器件的 XPIO 數據速率性能，并與 AMD Virtex UltraScale+ VU19P FPGA 的公布數據速率進行了對比。實際結果會有所不同。

3. 產品選擇指南可參見：Versal Premium 系列產品選擇指南 (XMP463) ? 查看器 ? AMD 技術信息門戶