女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

SPI編程時,如何理解時鐘相位和時鐘極性

Q4MP_gh_c472c21 ? 來源:嵌入式ARM ? 作者:劉小舒 ? 2020-11-12 18:09 ? 次閱讀

SPI是單片機外設電路中常用的一種通訊方式,適用于近距離通信,通常用于芯片間的通訊,有四根線。在SPI通訊中總線時鐘和總線相位也兩個比較重要的概念,一般在使用SPI通信時都使用默認設置,所以容易把這兩個參數忽略。和大家分享一下SPI通訊、時鐘極性以及時鐘相位的基礎知識。 什么是SPI通訊總線 SPI總線的英文全稱為S“Serial Periphral Interface”,意思是串行外設接口,由于通訊距離比較短,適用于芯片級別的短距離通訊。SPI的通訊分為主機和從機,屬于高速全雙工的總線通訊方式,SPI有四根線,分別為:

MISO:主設備輸入與從設備輸出線;

MOSI:主設備輸出與從設備輸入線;

SCK:串行同步時鐘信號線;

SS:從機片選信號線,也用CS來表示。

SPI總線的主機和從機的系統連接圖如下圖所示。

SPI總線時鐘的極性含義解釋 SPI的時鐘極性用CPOL來表示。SPI總線通訊的時基基準是時鐘信號線SCK,SCK既有高電平,又有低電平,SPI的時鐘極性用來表示時鐘信號在空閑時是高電平還是低電平。情況說明如下:

當CPOL=0:SCK信號線在空閑時為低電平;

當CPOL=1:SCK信號線在空閑時為高電平;

SPI總線時鐘的相位含義解釋

時鐘的相位用CPHA來表示,用來決定何時進行信號采樣,在第一個跳變沿還是第二個跳變沿,至于是上升沿還是下降沿則由CPOL相位極性來表示。下面分兩種情況來介紹。如下圖所示。

上圖表示CPHA=1時的情形,即在SCK時鐘的第二個邊沿進行數據的采樣,至于是上升沿采樣還是下降沿采樣取決于時鐘極性CPOL的值。如果CPHA=1,CPOL=1,則在SCK時鐘的第二個邊沿為上升沿時進行數據采樣。如果CPHA=1,CPOL=0,則在SCK時鐘的第二個邊沿為下降沿時進行數據采樣。 CPHA=0時的情形如下圖所示。

上圖表示CPHA=0時的情形,即在SCK時鐘的第一個邊沿進行數據的采樣,至于是上升沿采樣還是下降沿采樣取決于時鐘極性CPOL的值。如果CPHA=0,CPOL=1,則在SCK時鐘的第一個邊沿為下降沿時進行數據采樣。如果CPHA=0,CPOL=0,則在SCK時鐘的第一個邊沿為上升沿時進行數據采樣。 總結一下,SPI的時鐘極性決定了SCK在空閑時是低電平還是高電平;而相位極性則決定了在第一個邊沿還是第二個邊沿進行數據采樣。SPI的時鐘極性CPOL和相位極性CPHA是相互影響相互決定的,以上概念可能很繞口難以理解,但是對SPI進行一次編程之后,所有的內容都好理解了。

責任編輯:xj

原文標題:SPI編程時,時鐘相位(CPHA)和時鐘極性(CPOL)怎么理解?

文章出處:【微信公眾號:嵌入式ARM】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    11

    文章

    1879

    瀏覽量

    132836
  • SPI
    SPI
    +關注

    關注

    17

    文章

    1779

    瀏覽量

    94697
  • 編程
    +關注

    關注

    88

    文章

    3679

    瀏覽量

    94863

原文標題:SPI編程時,時鐘相位(CPHA)和時鐘極性(CPOL)怎么理解?

文章出處:【微信號:gh_c472c2199c88,微信公眾號:嵌入式微處理器】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    第十七章 SPI

    本篇文章介紹了W55MH32的SPI接口,可工作于SPI或I2S模式,支持半 / 全雙工、主從操作,具可編程時鐘極性/
    的頭像 發表于 05-28 17:29 ?281次閱讀
    第十七章 <b class='flag-5'>SPI</b>

    FPGA時序約束之設置時鐘

    Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中時鐘
    的頭像 發表于 04-23 09:50 ?291次閱讀
    FPGA時序約束之設置<b class='flag-5'>時鐘</b>組

    AD9547雙路/四路輸入網絡時鐘發生器/同步器技術手冊

    AD9547針對許多系統提供同步功能,包括同步光纖網絡(SONET/SDH)。該器件產生的輸出時鐘可以與兩路差分或四路單端外部輸入參考時鐘之一同步。數字鎖相環(PLL)可以降低與外部參考時鐘相
    的頭像 發表于 04-11 09:37 ?168次閱讀
    AD9547雙路/四路輸入網絡<b class='flag-5'>時鐘</b>發生器/同步器技術手冊

    AD9559雙路PLL四通道輸入多服務線路卡自適應時鐘轉換器技術手冊

    降低與外部參考時鐘相關的輸入時間抖動或相位噪聲。借助數字控制環路和保持電路,即使所有參考輸入都失效,AD9559也能持續產生低抖動輸出時鐘
    的頭像 發表于 04-10 14:35 ?239次閱讀
    AD9559雙路PLL四通道輸入多服務線路卡自適應<b class='flag-5'>時鐘</b>轉換器技術手冊

    AD9554四路PLL、四通道輸入、八通道輸出多服務線路卡自適應時鐘轉換器技術手冊

    (DPLL)可以降低與外部參考時鐘相關的輸入時間抖動或相位噪聲。 借助數字控制環路和保持電路,即使所有參考輸入都失效,AD9554也能持續產生低抖動輸出時鐘
    的頭像 發表于 04-10 11:51 ?240次閱讀
    AD9554四路PLL、四通道輸入、八通道輸出多服務線路卡自適應<b class='flag-5'>時鐘</b>轉換器技術手冊

    AD9554-1四路PLL、四通道輸入、四通道輸出多服務線路卡自適應時鐘轉換器技術手冊

    。 DPLL可以降低與外部參考時鐘相關的輸入時間抖動或相位噪聲。 借助數字控制環路和保持電路,即使所有參考輸入都失效,AD9554-1也能持續產生低抖動輸出時鐘
    的頭像 發表于 04-10 11:21 ?221次閱讀
    AD9554-1四路PLL、四通道輸入、四通道輸出多服務線路卡自適應<b class='flag-5'>時鐘</b>轉換器技術手冊

    白話理解RCC時鐘樹(可下載)

    時鐘就像是單片機的“心臟”,單片機正常工作離不開時鐘的支持,下圖是我們單片機的時鐘樹 ,它反映了單片機的時鐘關系。我們來詳細描述一下時鐘樹的
    發表于 03-27 13:50 ?0次下載

    ADS1298的時鐘相位極性是什么?

    ADS1298的時鐘相位極性是什么,如果用STM32,它的時鐘相位極性應該如何配置?
    發表于 02-08 08:22

    SH32F9001的SPI介紹與應用

    、閃存芯片等設備與MCU之間通訊。SH32F9001包含2個獨立的串行外設接口SPI0/1,主從機可選,10個可編程時鐘頻率,極性相位編程
    的頭像 發表于 12-31 17:04 ?1529次閱讀
    SH32F9001的<b class='flag-5'>SPI</b>介紹與應用

    1.5GHz低相位噪聲時鐘評估板

    電子發燒友網站提供《1.5GHz低相位噪聲時鐘評估板.pdf》資料免費下載
    發表于 12-19 14:46 ?0次下載
    1.5GHz低<b class='flag-5'>相位</b>噪聲<b class='flag-5'>時鐘</b>評估板

    通信協議之SPI總線硬件篇

    SPI:Serial Peripheral Interface,串行外圍設備接口。 是由摩托羅拉在20世紀80年代中期開發的同步串行總線接口規范(帶有時鐘信號,通過時鐘極性
    的頭像 發表于 11-25 17:56 ?2083次閱讀
    通信協議之<b class='flag-5'>SPI</b>總線硬件篇

    請問LMK05318BEVM如何實現輸入和輸出時鐘相位同步?

    我們使用開發板,想實現輸入時鐘和輸出時鐘相位同步的功能,輸入和輸出時鐘都是LVCMOS電平,一路輸入時鐘12.288M,一路輸出時鐘49.
    發表于 11-11 08:25

    飛凌嵌入式ElfBoard ELF 1板卡-spi編程示例之spi硬件原理

    時鐘極性(CPOL)和相位(CPHA)共同決定讀取數據的方式: CPOL用來決定SCLK空閑時的電平:CPOL=0,空閑時為低電平;CPOL=1,空閑時為高電平。 CPHA用來決定采樣時刻:CPHA=0,每個周期的第一個
    發表于 11-05 08:44

    時鐘產品參數解讀

    引言:時鐘是現代通信和數字系統中的核心組成部分,對于數據傳輸和系統同步至關重要。為了評估時鐘的性能和穩定性,人們通常關注一些主要參數指標。本文將介紹時鐘的主要參數指標,包括穩定度、頻率精度和
    的頭像 發表于 10-21 15:51 ?1473次閱讀
    <b class='flag-5'>時鐘</b>產品參數解讀

    時鐘抖動與相位噪聲的關系

    時鐘抖動和相位噪聲是數字系統和通信系統中兩個至關重要的概念,它們之間存在著緊密而復雜的關系。以下是對時鐘抖動和相位噪聲關系的詳細探討,旨在全面解析兩者之間的相互作用和影響。
    的頭像 發表于 08-19 18:01 ?1511次閱讀