女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

zynq中AXI4的五種互聯(lián)結(jié)構(gòu)介紹

454398 ? 來源: 瓜大三哥 ? 作者:米果不回來 ? 2020-11-16 17:39 ? 次閱讀

互聯(lián)結(jié)構(gòu)包括直通模式、只轉(zhuǎn)換模式、N-1互聯(lián)模式、N-M互聯(lián)模式。

1. 直通模式

當(dāng)只有一個主設(shè)備和一個從設(shè)備使用AXI互聯(lián)時,AXI互聯(lián)不執(zhí)行任何轉(zhuǎn)換或流水線功能,AXI互聯(lián)結(jié)構(gòu)退化成直接的線連接。在這種模式下,沒有延遲,同時不消耗邏輯資源。


2. 只轉(zhuǎn)換模式

當(dāng)連接一個主設(shè)備和一個從設(shè)備時,AXI互聯(lián)執(zhí)行不同的轉(zhuǎn)換和流水線功能:數(shù)據(jù)位寬轉(zhuǎn)換、時鐘速率轉(zhuǎn)換、AXI-Lite從適應(yīng)、AXI-3從適應(yīng)、流水線。在只轉(zhuǎn)換模式下,AXI互聯(lián)不包含仲裁、解碼或布線邏輯,但是可能產(chǎn)生延遲。


3. N-1互聯(lián)模式

N-1互聯(lián)模式是多個主設(shè)備訪問一個從設(shè)備,典型地,一個存儲器控制器,很顯然需要仲裁邏輯。這種情況下,AXI互聯(lián)不需要地址譯碼邏輯。在這種配置中,也可以執(zhí)行數(shù)據(jù)寬度和時鐘速率轉(zhuǎn)換。


4. 1-N互聯(lián)模式

1-N互聯(lián)結(jié)構(gòu)是一個主設(shè)備訪問多個存儲器映射的從外設(shè)。在這種模式下,AXI互聯(lián)不執(zhí)行仲裁。


5. N-M互聯(lián)模式

AXI互聯(lián)提供了一種共享地址多數(shù)據(jù)流拓?fù)浣Y(jié)構(gòu),這種結(jié)構(gòu)包含稀疏的數(shù)據(jù)交叉開關(guān)連接、單線程寫和讀地址仲裁。


編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    614

    瀏覽量

    48033
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    134

    瀏覽量

    17102
  • 存儲器控制器
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    4893
收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    ZynqAXI4-Lite和AXI-Stream功能介紹

    ZynqAXI4-Lite功能 AXI4-Lite接口是AXI4的子集,專用于和元器件內(nèi)的控制寄存器進(jìn)行通信。
    的頭像 發(fā)表于 09-27 11:33 ?9312次閱讀
    <b class='flag-5'>Zynq</b><b class='flag-5'>中</b><b class='flag-5'>AXI4</b>-Lite和<b class='flag-5'>AXI</b>-Stream功能<b class='flag-5'>介紹</b>

    NVMe IP之AXI4總線分析

    1AXI4總線協(xié)議 AXI4總線協(xié)議是由ARM公司提出的一片內(nèi)總線協(xié)議 ,旨在實(shí)現(xiàn)SOC各模塊之間的高效可靠的數(shù)據(jù)傳輸和管理。AXI4協(xié)
    發(fā)表于 06-02 23:05

    玩轉(zhuǎn)Zynq連載3——AXI總線協(xié)議介紹1

    的FPGA開始引入的一個接口協(xié)議(AXI3)。在ZYNQ中繼續(xù)使用,版本是AXI4ZYNQ內(nèi)部設(shè)備都有AXI接口。
    發(fā)表于 05-06 16:55

    看看在SpinalHDLAXI4總線互聯(lián)IP的設(shè)計(jì)

    ,ar)共用一組信號的接口(arw,w,b,r)。關(guān)于總線互聯(lián)的設(shè)計(jì)凡是設(shè)計(jì)中用到Axi4總線的設(shè)計(jì)總離不開總線互聯(lián)。在Xilinx FPGA使用,VIvado針對
    發(fā)表于 08-02 14:28

    AMBA 4 AXI4AXI4-Lite和AXI4-流協(xié)議斷言用戶指南

    您可以將協(xié)議斷言與任何旨在實(shí)現(xiàn)AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI4流? 協(xié)議通過一系列斷言根據(jù)協(xié)議檢查測試接口的行為。 本指南
    發(fā)表于 08-10 06:39

    AXI4接口協(xié)議的基礎(chǔ)知識

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4接口是該接口的變形。總體而言,AXI-
    的頭像 發(fā)表于 09-23 11:20 ?6455次閱讀
    <b class='flag-5'>AXI4</b>接口協(xié)議的基礎(chǔ)知識

    一文詳解ZYNQ的DMA與AXI4總線

    ZYNQ,支持AXI-Lite,AXI4AXI-Stream三總線,但PS與PL之間的接
    的頭像 發(fā)表于 09-24 09:50 ?6030次閱讀
    一文詳解<b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>的DMA與<b class='flag-5'>AXI4</b>總線

    ZYNQDMA與AXI4總線

    ZYNQDMA與AXI4總線 為什么在ZYNQDMA和AXI聯(lián)系這么密切?通過上面的
    的頭像 發(fā)表于 11-02 11:27 ?4601次閱讀
    <b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>DMA與<b class='flag-5'>AXI4</b>總線

    全面介紹ZYNQ-AXI互聯(lián)IP

    學(xué)習(xí)內(nèi)容 近期設(shè)計(jì)需要用到AXI總線的IP,所以就對應(yīng)常用的IP進(jìn)行簡要的說明,本文主要對AXI互聯(lián)IP進(jìn)行介紹。 基礎(chǔ)架構(gòu)IP 基礎(chǔ)的IP是用于幫助組裝系統(tǒng)的構(gòu)建塊。基礎(chǔ)架構(gòu)IP往往
    的頭像 發(fā)表于 05-11 14:52 ?6909次閱讀
    全面<b class='flag-5'>介紹</b><b class='flag-5'>ZYNQ-AXI</b><b class='flag-5'>互聯(lián)</b>IP

    AXI4AXI4-Lite 、AXI4-Stream接口

    AXI4 是一高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數(shù)據(jù)流。從字面意
    的頭像 發(fā)表于 07-04 09:40 ?9497次閱讀

    AXI3與AXI4寫響應(yīng)的依賴區(qū)別?

    上面兩圖的區(qū)別是相比AXI3,AXI4協(xié)議需要確認(rèn)AWVALID、AWREADY握手完成才能回復(fù)BVALID。為什么呢?
    的頭像 發(fā)表于 03-30 09:59 ?1382次閱讀

    AXI4協(xié)議個不同通道的握手機(jī)制

    AXI4 協(xié)議定義了個不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號的相同握手機(jī)制
    的頭像 發(fā)表于 05-08 11:37 ?1576次閱讀
    <b class='flag-5'>AXI4</b>協(xié)議<b class='flag-5'>五</b>個不同通道的握手機(jī)制

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

    上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對協(xié)議框架進(jìn)行了說明,本文對AXI4接口的信號進(jìn)行說明。
    的頭像 發(fā)表于 05-24 15:05 ?1954次閱讀
    FPGA <b class='flag-5'>AXI4</b>協(xié)議學(xué)習(xí)筆記(二)

    Xilinx FPGA AXI4總線(一)介紹AXI4】【AXI4-Lite】【AXI-Stream】

    從 FPGA 應(yīng)用角度看看 AMBA 總線AXI4 總線。
    發(fā)表于 06-21 15:21 ?2713次閱讀
    Xilinx FPGA <b class='flag-5'>AXI4</b>總線(一)<b class='flag-5'>介紹</b>【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI</b>-Stream】

    漫談AMBA總線-AXI4協(xié)議的基本介紹

    本文主要集中在AMBA協(xié)議AXI4協(xié)議。之所以選擇AXI4作為講解,是因?yàn)檫@個協(xié)議在SoC、IC設(shè)計(jì)應(yīng)用比較廣泛。
    發(fā)表于 01-17 12:21 ?3190次閱讀
    漫談AMBA總線-<b class='flag-5'>AXI4</b>協(xié)議的基本<b class='flag-5'>介紹</b>