女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

全面介紹ZYNQ-AXI互聯IP

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2021-05-11 14:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

學習內容

近期設計需要用到AXI總線的IP,所以就對應常用的IP進行簡要的說明,本文主要對AXI互聯IP進行介紹。

基礎架構IP

基礎的IP是用于幫助組裝系統的構建塊。基礎架構IP往往是一個通用IP,它使用通用的AXI4接口在系統中移動或轉換數據,而不解釋數據。

這些基礎的IP各自有自己的常用的功能,下面列舉出一部分AXI接口的基礎構架IP。

° AXI Register slices (for pipelining)用于流水線操作。° AXI FIFOs (for buffering/clock conversion)用于緩存和時鐘轉換。° AXI Interconnect IP and AXI SmartConnect IP (for connecting memory-mapped IP together)用于連接存儲器映射的IP互連。

° AXI Direct Memory Access (DMA) engines (for memory-mapped to stream conversion)用于存儲器映射和數據流接口的轉換。° AXI Performance Monitors and Protocol Checkers (for analysis and debug)用于分析仿真。° AXI Verification IP (for simulation-based verification and performance analysis) 用于仿真驗證。

ce5a852e-b20b-11eb-bf61-12bb97331649.png

Xilinx AXI SmartConnect IP and AXI Interconnect IP(AXI互聯IP)介紹

Xilinx AXI Interconnect IP和AXI SmartConnect IP都可以將一個或多個AXI存儲器映射的主設備連接到一個或多個存儲器映射的從設備。而使用AXI SmartConnect IP,更緊密地集成到Vivado設計環境中,用戶以最小的用戶干預自動配置和適應已連接的AXI主從IP。AXI互聯IP(AXI SmartConnect IP and AXI Interconnect IP)可以用于所有的存儲器映射設計中。

在某些情況下,對于高帶寬應用程序,使用SmartConnect IP可以提供更好的優化。AXI SmartConnect IP通過綜合針對重要接口進行優化的低區域自定義互連,在低延遲下提供最大的系統吞吐量。

AXI Interconnect IP(axi_interconnect)可以將一個或多個AXI存儲器映射的主設備連接到一個或多個存儲器映射的從設備。Interconnect 相對于SmartConnect IP更符合來自ARM的AMBA AXI4規范,包括AXI4-Lite 接口。

AXI Interconnect IP和AXI SmartConnect IP僅用于存儲器映射傳輸。AXI4-Stream傳輸不適用。但可以使用AXI4-Stream Interconnect IP (axis_interconnect)。帶有AXI4-Stream接口的IP通常彼此連接到DMA IP或者AXI4-Stream Interconnect IP上。

綜上:對于中到高性能設計,推薦使用AXI SmartConnect IP,因為它在面積和時間上提供了更好的向上擴展。對于低性能(AX14-Lite)或中小型復雜性設計,AXI Interconnect IP可能更有效的面積。

AXI Interconnect IP使用方式

對于互聯IP的使用,在xilinx的指導手冊中提到了下述四種方式。

ce753a90-b20b-11eb-bf61-12bb97331649.png

1. Conversion Only(僅轉換操作)

當一個主設備連接到一個從設備時,AXI Interconnect IP可以執行各種轉換和流水線功能。這些操作如下述:

數據寬度轉換

時鐘速率轉換

AXI4-Lite從機自適配

AXI4-3從機自適配

流水線,如寄存器或數據通道FIFO操作。

在這些情況下,AXI Interconnect IP不包含仲裁、解碼或路由等邏輯。可能會導致延遲,延遲大小取決于正在執行的轉換類型。

下圖顯示了一個轉換的示例:

cea3126c-b20b-11eb-bf61-12bb97331649.png

2. N-to-1 Interconnect

AXI Interconnect IP的一個常見退化配置(或者我翻譯為簡化配置)是多個主設備為訪問一個從設備(通常是一個內存控制器)進行仲裁。在這些情況下,地址解碼邏輯可能是不必要的,并且在AXI Interconnect IP被省略(除非需要地址范圍驗證)。在這種配置下,還可以執行數據寬度和時鐘速率轉換等轉換功能。N-to-1 AXI互聯示例如下圖所示:

ceef7b34-b20b-11eb-bf61-12bb97331649.png

3. 1-to-N Interconnect

AXI Interconnect IP的另一種退化配置(簡化配置)是當一個主設備(通常是一個處理器)訪問多個內存映射的從外圍設備時。在這些情況下,仲裁(在地址和寫數據路徑)不執行。1 - N互聯示例如下圖所示:

cefaf46e-b20b-11eb-bf61-12bb97331649.png

4. N-to-M Interconnect (Sparse Crossbar Mode)

AXI Interconnect的N-to-M用例采用共享地址多數據(SAMD)拓撲,稀疏數據交叉連接,單線程寫和讀地址仲裁,如下圖所示:

cf220ac2-b20b-11eb-bf61-12bb97331649.png

下圖展示了稀疏交叉寫和讀數據路徑:

cf38af5c-b20b-11eb-bf61-12bb97331649.png

根據配置的稀疏連接映射,并行寫和讀數據通道將每個SI插槽(連接到左邊的AXI主機上)連接到它可以訪問的所有MI插槽(連接到右邊的AXI從機上)。當多個源有數據要發送到不同的目的地時,只要滿足AXI排序規則,數據傳輸就可以獨立并發地進行。在所有SI槽(如果> 1)中的寫地址通道饋送到一個中心地址仲裁器,它一次授予對一個SI槽的訪問權,對于讀地址通道也是如此。

AXI4-Stream Interconnect Core IP介紹

AXI4-Stream Interconnect Core IP(axis_interconnect)將一個或多個AXI4-Stream主設備連接到一個或多個AXI4-Stream從設備。AXI4-Stream Interconnect Core IP 僅用于AXI4-Stream 傳輸;AXI4存儲器映射傳輸不適用。

AXI4-Stream Interconnect Core 內部框圖

cff49276-b20b-11eb-bf61-12bb97331649.png

AXI4-Stream Interconnect Core IP由SI、MI和包括它們之間的AXI通道的功能單元組成。

SI接受來自連接的主設備的事務請求。

MI向從設備發送事務。

在中心是交換機,它仲裁和路由連接到SI和MI的各種設備之間的通信

AXI4-Stream Interconnect Core IP還包括位于交換機和每個SI和MI接口之間的其他功能單元,可選擇性地執行各種轉換和存儲功能。該開關有效地將AXI4-Stream Interconnect Core IP從SI相關功能單元(SI半球)和MI相關單元(MI半球)中間分開。這個架構類似于AXI Interconnect IP的架構。

AXI4-Stream Interconnect IP使用方式

AXI4-Stream Interconnect IP將一個或多個AXI4-Stream主設備連接到一個或多個AXI4-Stream從設備。對于AXI4-Stream Interconnect IP,主要有兩種使用方式:

流數據路由和交換

流多路復用和去多路復用

Streaming Data Routing and Switching (Crossbar Mode)流數據路由和交換

ax14流互連可以實現N × M全交叉開關,如下圖所示。它支持從端仲裁,能夠在N個主服務器和M個從服務器之間并行數據傳輸。解碼器和仲裁者服務于主從之間的路由數據傳輸交互。

d0021220-b20b-11eb-bf61-12bb97331649.png

Stream Multiplexing and De-multiplexing(流多路復用和去多路復用)

你可以在Nx1配置中將AXI4-Stream Interconnect IP配置為一起多路傳輸流,然后配置為1xM來解多路傳輸流。使用多路復用和多路復用解復用來創建多通道流,其中較小數量的導線可以攜帶來自多個主從的共享流量。

例如,在下面的圖中,AX14-Stream互連與AXI虛擬FIFO控制器一起用于從多個端點主從復用和解復用多個流。

d028b2d6-b20b-11eb-bf61-12bb97331649.png

Reference

正點原子講解視頻

UG1037

Vuko csdn博客同步更新~

歡迎大家關注我的博客。如果需要工程微信后臺留言即可~

學習內容

近期設計需要用到AXI總線的IP,所以就對應常用的IP進行簡要的說明,本文主要對AXI互聯IP進行介紹。

基礎架構IP

基礎的IP是用于幫助組裝系統的構建塊。基礎架構IP往往是一個通用IP,它使用通用的AXI4接口在系統中移動或轉換數據,而不解釋數據。

這些基礎的IP各自有自己的常用的功能,下面列舉出一部分AXI接口的基礎構架IP。

° AXI Register slices (for pipelining)用于流水線操作。° AXI FIFOs (for buffering/clock conversion)用于緩存和時鐘轉換。° AXI Interconnect IP and AXI SmartConnect IP (for connecting memory-mapped IP together)用于連接存儲器映射的IP互連。° AXI Direct Memory Access (DMA) engines (for memory-mapped to stream conversion)用于存儲器映射和數據流接口的轉換。° AXI Performance Monitors and Protocol Checkers (for analysis and debug)用于分析仿真。° AXI Verification IP (for simulation-based verification and performance analysis) 用于仿真驗證。

ce5a852e-b20b-11eb-bf61-12bb97331649.png

Xilinx AXI SmartConnect IP and AXI Interconnect IP(AXI互聯IP)介紹

Xilinx AXI Interconnect IP和AXI SmartConnect IP都可以將一個或多個AXI存儲器映射的主設備連接到一個或多個存儲器映射的從設備。而使用AXI SmartConnect IP,更緊密地集成到Vivado設計環境中,用戶以最小的用戶干預自動配置和適應已連接的AXI主從IP。AXI互聯IP(AXI SmartConnect IP and AXI Interconnect IP)可以用于所有的存儲器映射設計中。

在某些情況下,對于高帶寬應用程序,使用SmartConnect IP可以提供更好的優化。AXI SmartConnect IP通過綜合針對重要接口進行優化的低區域自定義互連,在低延遲下提供最大的系統吞吐量。

AXI Interconnect IP(axi_interconnect)可以將一個或多個AXI存儲器映射的主設備連接到一個或多個存儲器映射的從設備。Interconnect 相對于SmartConnect IP更符合來自ARM的AMBA AXI4規范,包括AXI4-Lite 接口。

AXI Interconnect IP和AXI SmartConnect IP僅用于存儲器映射傳輸。AXI4-Stream傳輸不適用。但可以使用AXI4-Stream Interconnect IP (axis_interconnect)。帶有AXI4-Stream接口的IP通常彼此連接到DMA IP或者AXI4-Stream Interconnect IP上。

綜上:對于中到高性能設計,推薦使用AXI SmartConnect IP,因為它在面積和時間上提供了更好的向上擴展。對于低性能(AX14-Lite)或中小型復雜性設計,AXI Interconnect IP可能更有效的面積。

AXI Interconnect IP使用方式

對于互聯IP的使用,在xilinx的指導手冊中提到了下述四種方式。

ce753a90-b20b-11eb-bf61-12bb97331649.png

1. Conversion Only(僅轉換操作)

當一個主設備連接到一個從設備時,AXI Interconnect IP可以執行各種轉換和流水線功能。這些操作如下述:

數據寬度轉換

時鐘速率轉換

AXI4-Lite從機自適配

AXI4-3從機自適配

流水線,如寄存器或數據通道FIFO操作。

在這些情況下,AXI Interconnect IP不包含仲裁、解碼或路由等邏輯。可能會導致延遲,延遲大小取決于正在執行的轉換類型。

下圖顯示了一個轉換的示例:

cea3126c-b20b-11eb-bf61-12bb97331649.png

2. N-to-1 Interconnect

AXI Interconnect IP的一個常見退化配置(或者我翻譯為簡化配置)是多個主設備為訪問一個從設備(通常是一個內存控制器)進行仲裁。在這些情況下,地址解碼邏輯可能是不必要的,并且在AXI Interconnect IP被省略(除非需要地址范圍驗證)。在這種配置下,還可以執行數據寬度和時鐘速率轉換等轉換功能。N-to-1 AXI互聯示例如下圖所示:

ceef7b34-b20b-11eb-bf61-12bb97331649.png

3. 1-to-N Interconnect

AXI Interconnect IP的另一種退化配置(簡化配置)是當一個主設備(通常是一個處理器)訪問多個內存映射的從外圍設備時。在這些情況下,仲裁(在地址和寫數據路徑)不執行。1 - N互聯示例如下圖所示:

cefaf46e-b20b-11eb-bf61-12bb97331649.png

4. N-to-M Interconnect (Sparse Crossbar Mode)

AXI Interconnect的N-to-M用例采用共享地址多數據(SAMD)拓撲,稀疏數據交叉連接,單線程寫和讀地址仲裁,如下圖所示:

cf220ac2-b20b-11eb-bf61-12bb97331649.png

下圖展示了稀疏交叉寫和讀數據路徑:

cf38af5c-b20b-11eb-bf61-12bb97331649.png

根據配置的稀疏連接映射,并行寫和讀數據通道將每個SI插槽(連接到左邊的AXI主機上)連接到它可以訪問的所有MI插槽(連接到右邊的AXI從機上)。當多個源有數據要發送到不同的目的地時,只要滿足AXI排序規則,數據傳輸就可以獨立并發地進行。在所有SI槽(如果> 1)中的寫地址通道饋送到一個中心地址仲裁器,它一次授予對一個SI槽的訪問權,對于讀地址通道也是如此。

AXI4-Stream Interconnect Core IP介紹

AXI4-Stream Interconnect Core IP(axis_interconnect)將一個或多個AXI4-Stream主設備連接到一個或多個AXI4-Stream從設備。AXI4-Stream Interconnect Core IP 僅用于AXI4-Stream 傳輸;AXI4存儲器映射傳輸不適用。

AXI4-Stream Interconnect Core 內部框圖

cff49276-b20b-11eb-bf61-12bb97331649.png

AXI4-Stream Interconnect Core IP由SI、MI和包括它們之間的AXI通道的功能單元組成。

SI接受來自連接的主設備的事務請求。

MI向從設備發送事務。

在中心是交換機,它仲裁和路由連接到SI和MI的各種設備之間的通信。

AXI4-Stream Interconnect Core IP還包括位于交換機和每個SI和MI接口之間的其他功能單元,可選擇性地執行各種轉換和存儲功能。該開關有效地將AXI4-Stream Interconnect Core IP從SI相關功能單元(SI半球)和MI相關單元(MI半球)中間分開。這個架構類似于AXI Interconnect IP的架構。

AXI4-Stream Interconnect IP使用方式

AXI4-Stream Interconnect IP將一個或多個AXI4-Stream主設備連接到一個或多個AXI4-Stream從設備。對于AXI4-Stream Interconnect IP,主要有兩種使用方式:

流數據路由和交換

流多路復用和去多路復用

Streaming Data Routing and Switching (Crossbar Mode)流數據路由和交換

ax14流互連可以實現N × M全交叉開關,如下圖所示。它支持從端仲裁,能夠在N個主服務器和M個從服務器之間并行數據傳輸。解碼器和仲裁者服務于主從之間的路由數據傳輸交互。

d0021220-b20b-11eb-bf61-12bb97331649.png

Stream Multiplexing and De-multiplexing(流多路復用和去多路復用)

你可以在Nx1配置中將AXI4-Stream Interconnect IP配置為一起多路傳輸流,然后配置為1xM來解多路傳輸流。使用多路復用和多路復用解復用來創建多通道流,其中較小數量的導線可以攜帶來自多個主從的共享流量。

例如,在下面的圖中,AX14-Stream互連與AXI虛擬FIFO控制器一起用于從多個端點主從復用和解復用多個流。

d028b2d6-b20b-11eb-bf61-12bb97331649.png

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 控制器
    +關注

    關注

    114

    文章

    17105

    瀏覽量

    184265
  • 數據
    +關注

    關注

    8

    文章

    7256

    瀏覽量

    91857
  • IP
    IP
    +關注

    關注

    5

    文章

    1805

    瀏覽量

    152574
  • fifo
    +關注

    關注

    3

    文章

    402

    瀏覽量

    44810

原文標題:ZYNQ-AXI互聯IP介紹

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    關于AXI Lite無法正常握手的問題

    關于AXI Lite的問題 為什么我寫的AXI Lite在使用AXI Lite Slave IP的時候可以正常握手,但是在使用AXI Lit
    發表于 07-16 18:50

    RDMA簡介8之AXI分析

    AXI4 總線是第四代 AXI 總線,其定義了三種總線接口,分別為:AXI4、AXI4-Lite 和 AXI4-Stream接口。其中
    的頭像 發表于 06-24 23:22 ?144次閱讀
    RDMA簡介8之<b class='flag-5'>AXI</b>分析

    NVMe IPAXI4總線分析

    時,需要通過AXI互聯IPAXI Interconnect)來實現多對多的拓撲結構 ,如圖3所示。Interconnect擁有多個 Master/Slave接口,并在內部基于輪詢或者
    發表于 06-02 23:05

    NVMe簡介之AXI總線

    NVMe需要用AXI總線進行高速傳輸。而AXI總線是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)協議中的重要組成部分,主要面向高性能、高帶寬、低延時的片內互連需求。這里簡要
    的頭像 發表于 05-21 09:29 ?198次閱讀
    NVMe簡介之<b class='flag-5'>AXI</b>總線

    NVMe控制器IP設計之接口轉換

    這是NVMe控制器IP設計系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關視頻見B站用戶名:專注與守望。 接口轉換模塊負責完成AXI4接口與控制器內部的自定義接口之間
    發表于 05-10 14:33

    一文詳解AXI DMA技術

    AXI直接數值存取(Drect Memory Access,DMA)IP核在AXI4內存映射和AXI4流IP接口之間提供高帶寬的直接內存訪問
    的頭像 發表于 04-03 09:32 ?1004次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數據,即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream接口形式,實現了接口轉換。該
    的頭像 發表于 04-03 09:28 ?1305次閱讀
    一文詳解Video In to <b class='flag-5'>AXI</b>4-Stream <b class='flag-5'>IP</b>核

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Na
    的頭像 發表于 03-17 10:31 ?1069次閱讀
    <b class='flag-5'>AXI</b>接口FIFO簡介

    AXI 接口設計避坑指南:AXI接口筆記

    ? AXI接口筆記 第一章?問題記錄 第1節?接收數據全0或全1 1.1?問題現象 上圖中,pixel_data_o是EC IP核輸出的圖像數據,正確的話會如上圖所示,圖像數據每個時鐘會變化并且值
    的頭像 發表于 03-10 17:21 ?470次閱讀
    <b class='flag-5'>AXI</b> 接口設計避坑指南:<b class='flag-5'>AXI</b>接口筆記

    ZYNQ基礎---AXI DMA使用

    前言 在ZYNQ中進行PL-PS數據交互的時候,經常會使用到DMA,其實在前面的ZYNQ學習當中,也有學習過DMA的使用,那就是通過使用自定義的IP,完成HP接口向內存寫入和讀取數據的方式。同樣
    的頭像 發表于 01-06 11:13 ?2329次閱讀
    <b class='flag-5'>ZYNQ</b>基礎---<b class='flag-5'>AXI</b> DMA使用

    海外IP節點:加速全球互聯網訪問的橋梁

    海外IP節點作為全球互聯網訪問的橋梁,發揮著至關重要的作用。
    的頭像 發表于 11-07 07:13 ?1036次閱讀

    芯驛電子 ALINX 推出全新 IP 核產品線,覆蓋 TCP/UDP/NVMe AXI IP

    10GBe/40GBe UDP 協議棧 IP 核、10GbE TCP/IP 協議棧 IP 核和 NVMe AXI IP 核。 ? ALIN
    的頭像 發表于 10-30 17:39 ?897次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> 核產品線,覆蓋 TCP/UDP/NVMe <b class='flag-5'>AXI</b> <b class='flag-5'>IP</b> 核

    AMBA AXI4接口協議概述

    AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導體產業首個符合 AXI4 標準的即插即用型
    的頭像 發表于 10-28 10:46 ?792次閱讀
    AMBA <b class='flag-5'>AXI</b>4接口協議概述

    東京裸機云多IP服務器全面分析

    東京裸機云多IP服務器是一種提供多IP地址分配和高性能網絡服務的云計算解決方案,廣泛應用于需要多IP管理和高穩定性的網絡應用。下面將從幾個方面具體介紹東京裸機云多
    的頭像 發表于 07-22 09:49 ?604次閱讀

    Xilinx NVMe AXI4主機控制器,AXI4接口高性能版本介紹

    NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協議命令,具備獨立的數據寫入和讀取AXI4接口,不但適用高性能、順序
    的頭像 發表于 07-18 09:17 ?1058次閱讀
    Xilinx NVMe <b class='flag-5'>AXI</b>4主機控制器,<b class='flag-5'>AXI</b>4接口高性能版本<b class='flag-5'>介紹</b>