女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

AXI 接口設計避坑指南:AXI接口筆記

潘文明 ? 來源:明德揚吳老師 ? 作者:明德揚吳老師 ? 2025-03-10 17:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

? AXI接口筆記

第一章問題記錄

第1節接收數據全0或全1

1.1問題現象

wKgZO2fOrzOAYBXEAADXeCdlfiA554.png

上圖中,pixel_data_o是EC IP核輸出的圖像數據,正確的話會如上圖所示,圖像數據每個時鐘會變化并且值是不固定的。

本次出現的錯誤現象是:pixed_data_o是有輸出的,但輸出全是0或者是全是1,并且在最后一個像素出現pyld_err_flag_o的錯誤指示。

1.2問題原因

經過LATTICE的原廠工程師定位,確定是IP核導致的reveal顯示問題,需要重新安裝EC的IP核。

1.3解決方法

安裝EC的IP核,安裝文件:F:svnmdy_flow_common2_design8_LVDS4_mdySlvdsEclatticesemi.com_slvsec_rx_1.2.0.ipk

安裝過程:

1.3.1.打開LATTICE的軟件radiant

wKgZPGfOrzOAQjGxAAEh7SN32hk875.png

1.3.2.打開圖中1所示的IP Catalog,顯示2是否存在,如果存在就刪除;然后點擊上圖3所示的安裝位置。

1.3.3.選擇安裝文件,接提示要求安裝即可。安裝完成后,在上圖中2的位置將又再出現。

1.3.4.重裝生成IP核。


第2節接收不到任何東西

wKgZO2fOrzOAAdrXAAE-RErvTQU365.png

2.1.如果SERDES速率是5G,則BAUD GRADE選用3;如果是2.5G,則選用2;千萬不要搞錯。

2.2.綜合工具要改為:synplify pro。使用LSE將出現不穩定情況,綜合后將出現全部接收不到的情況,不穩定。

2.3.使用serdes IP核,去接收數據,看是否有錯誤提示。注意,本次定位,可以看到信號質量挺好,眼圖也是很好的,但從SERDES上看就是有誤碼。懷疑是頻偏問題導致的,在攝像頭一側,修改了時鐘線,問題解決。

審核編輯 黃宇


?

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 接口
    +關注

    關注

    33

    文章

    8971

    瀏覽量

    153464
  • AXI
    AXI
    +關注

    關注

    1

    文章

    136

    瀏覽量

    17175
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    RDMA簡介8之AXI分析

    AXI4 總線是第四代 AXI 總線,其定義了三種總線接口,分別為:AXI4、AXI4-Lite 和 A
    的頭像 發表于 06-24 23:22 ?100次閱讀
    RDMA簡介8之<b class='flag-5'>AXI</b>分析

    RDMA簡介9之AXI 總線協議分析2

    ? 這里以功能完備的 AXI4 接口舉例說明 AXI4 總線的相關特點。AXI4 總線采用讀寫通道分離且數據通道與控制通道分離的方式,這樣的總線通道使其具有多主多從的連接特性和并行處理
    發表于 06-24 18:02

    RDMA簡介8之AXI 總線協議分析1

    AXI 總線是一種高速片內互連總線,其定義于由 ARM 公司推出的 AMBA 協議中,主要用于高性能、高帶寬、低延遲、易集成的片內互連需求。AXI4 總線是第四代 AXI 總線,其定義了三種總線
    發表于 06-24 18:00

    NVMe IP之AXI4總線分析

    廣泛應用 。隨著時間的推移,AXI4的影響不斷擴大。目前,由Xilinx提供的大部分IP接口都支持AXI4總線,使得系統中不同模塊之間的互連更加高效。這也讓基于這些IP的開發變得更加快捷、方便和可靠
    發表于 06-02 23:05

    AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

    本文將使用 Clocking Wizard 文檔 PG321 中的“通過 AXI4-Lite 進行動態重配置的示例”章節作為參考。
    的頭像 發表于 05-27 10:42 ?429次閱讀
    AMD Versal Adaptive SoC Clock Wizard <b class='flag-5'>AXI</b> DRP示例

    NVMe簡介之AXI總線

    NVMe需要用AXI總線進行高速傳輸。而AXI總線是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)協議中的重要組成部分,主要面向高性能、高帶寬、低延時的片內互連需求。這里簡要介紹
    的頭像 發表于 05-21 09:29 ?164次閱讀
    NVMe簡介之<b class='flag-5'>AXI</b>總線

    NVMe協議簡介之AXI總線

    高性能、高帶寬、低延時的片內互連需求。AXI4總線則是AXI總線的第四代版本,主要包含三種類型的接口,分別是面向高性能地址映射通信的AXI4接口
    發表于 05-17 10:27

    NVMe控制器IP設計系列之接口轉換模塊

    接口轉換模塊負責完成AXI4接口與控制器內部的自定義接口之間的轉換工作。由于AXI4接口協議的實
    的頭像 發表于 05-10 14:36 ?193次閱讀
    NVMe控制器IP設計系列之<b class='flag-5'>接口</b>轉換模塊

    NVMe控制器IP設計之接口轉換

    這是NVMe控制器IP設計系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關視頻見B站用戶名:專注與守望。 接口轉換模塊負責完成AXI4接口與控制器內部的自定義接口
    發表于 05-10 14:33

    一文詳解AXI DMA技術

    AXI直接數值存取(Drect Memory Access,DMA)IP核在AXI4內存映射和AXI4流IP接口之間提供高帶寬的直接內存訪問。DMA可以選擇分散收集(Scatter G
    的頭像 發表于 04-03 09:32 ?908次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術

    一文詳解Video In to AXI4-Stream IP核

    Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數據,即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream接口形式,實現了
    的頭像 發表于 04-03 09:28 ?1148次閱讀
    一文詳解Video In to <b class='flag-5'>AXI</b>4-Stream IP核

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內存映射接口提供了三種樣式:AXI
    的頭像 發表于 03-17 10:31 ?950次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>FIFO簡介

    ZYNQ基礎---AXI DMA使用

    Xilinx官方也提供有一些DMA的IP,通過調用API函數能夠更加靈活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本結構如下,主要分為三個部分,分別是控制axi
    的頭像 發表于 01-06 11:13 ?2158次閱讀
    ZYNQ基礎---<b class='flag-5'>AXI</b> DMA使用

    AMBA AXI4接口協議概述

    AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導體產業首個符合
    的頭像 發表于 10-28 10:46 ?731次閱讀
    AMBA <b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b>協議概述

    Xilinx NVMe AXI4主機控制器,AXI4接口高性能版本介紹

    NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協議命令,具備獨立的數據寫入和讀取AXI4接口,不但適用高性能、順序
    的頭像 發表于 07-18 09:17 ?1015次閱讀
    Xilinx NVMe <b class='flag-5'>AXI</b>4主機控制器,<b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b>高性能版本介紹