女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA AXI4協議學習筆記(二)

CHANBAEK ? 來源:FPGA自學筆記分享 ? 作者:FPGA自學筆記分享 ? 2023-05-24 15:05 ? 次閱讀

上文FPGA IP之AXI4協議1_協議構架對協議框架進行了說明,本文對AXI4接口信號進行說明:

1.全局信號

ACLK,ARESETn,AXI所有信號都在時鐘的上升沿采樣.

wKgZomRtts2AJysCAABCjYVvfew945.jpg

2.寫地址通道信號

AWID Master 寫地址ID。該信號是信號寫地址組的標識標簽

AWADDR Master 寫地址。寫地址給出寫突發事務中第一個傳輸的地址。

AWLEN Master爆發長度。突發長度給出了突發中傳輸的確切數量。此信息確定與該地址關聯的數據傳輸數量。這在AXI3和AXI4之間發生變化。

AWSIZE Master 突發大小。這個信號表示脈沖中每個傳輸的大小。

AWBURST Master 爆發類型。突發類型和大小信息決定了如何計算突發中每個傳輸的地址。

AWLOCK Master 鎖類型。提供有關傳輸的原子特性的附加信息。這在AXI3和AXI4之間發生變化。

AWCACHE Master內存類型。這個信號表明事務如何在系統中進行。

AWPROT Master 保護類型。該信號指示事務的權限和安全級別,以及該事務是數據訪問還是指令訪問。

AWQOS Master服務質量,QoS。為每個寫事務發送的QoS標識符。僅在AXI4中實現

AWREGION Master區域標識符。允許從服務器上的一個物理接口用于多個邏輯接口。

僅在AXI4中實現。

AWUSER Master 用戶信號。可選寫地址通道中用戶自定義的信號。僅在AXI4中支持。

AWVALID Master寫地址有效。該信號表明通道正在發出有效的寫地址和控制信息。

AWREADY Slave 寫地址準備就緒。這個信號表明從機已經準備好接受一個地址和相關的控制信號。

官網文檔如下:

wKgaomRtts2AIocGAAKET7sXIe8126.jpg

3.寫數據通道信號

WID Master寫ID標簽。這個信號是寫入數據傳輸的ID標記。僅在AXI3中支持。

WDATA Master寫數據。

WSTRB Master寫byte有效標注。這個信號指示哪些字節通道保存有效數據。寫數據總線的每八位有一個寫標志位。

WLAST Master最后寫。這個信號表示寫突發中的最后一次傳輸。

WUSER Master用戶信號。可選寫入數據通道中用戶自定義的信號。僅在AXI4中支持。

WVALID Master寫有效。此信號表示有效的寫數據和頻閃燈可用。

WREADY Slave 寫準備就緒。這個信號表示從機可以接受寫數據。

wKgaomRtts2ANuDMAAHAFrZnQhs954.jpg

4.寫響應通道信號

BID Slave響應ID標記。這個信號是寫響應的ID標記。

BRESP Slave 寫響應信號。這個信號指示寫事務的狀態。

BUSER Slave用戶信號。可選寫響應通道中用戶自定義的信號。僅在AXI4中支持。

BVALID Slave寫響應有效。此信號表示通道正在發出有效的寫響應信號。

BREADY Master響應準備就緒。這個信號表明主機可以接受寫響應。

wKgaomRtts2APGIzAAFmF3MuzHs847.jpg

5.讀地址通道

和寫地址通道完全相同:

wKgZomRtts2ATfWCAAJgrKwJPOA270.jpg

6.讀數據通道信號

RID Slave讀ID標簽。這個信號是從機產生的信號的讀數據組的標識標簽。

RDATA Slave讀數據。

RRESP Slave讀響應。這個信號表示讀傳輸的狀態。

RLAST Slave最后讀取。這個信號表示讀突發中的最后一次傳輸。

RUSER Slave從用戶信號。可選讀數據通道中用戶自定義的信號。僅在AXI4中支持。

RVALID Slave讀有效。該信號表示通道正在發送所需的讀取數據的信號。

RREADY Master讀準備就緒。該信號表示主機可以接受讀取數據和響應信息。

wKgZomRtts2AJ5ELAAEVH7Uc-VU488.jpg

7.低功耗接口信號

CSYSREQ Clock controller 系統退出低電狀態請求。這個信號是來自系統時鐘控制器的一個請求,要求外設退出低功耗狀態。

CSYSACK Peripheral device 退出低電狀態確認。此信號是從外設到系統退出低功耗狀態請求的確認。

CACTIVE Peripheral device 時鐘有效。這個信號表明外圍設備請求時鐘信號。

wKgZomRtts6AMYtGAAEWJW9XTbg066.jpg

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21954

    瀏覽量

    613878
  • 接口
    +關注

    關注

    33

    文章

    8932

    瀏覽量

    153175
  • 信號
    +關注

    關注

    11

    文章

    2841

    瀏覽量

    77871
  • 時鐘
    +關注

    關注

    11

    文章

    1879

    瀏覽量

    132818
  • AXI4
    +關注

    關注

    0

    文章

    20

    瀏覽量

    9018
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    看看在SpinalHDL中AXI4總線互聯IP的設計

    無論是做SOC設計還是FPGA設計,AXI4總線是經常提及的。關于AXI4總線關于什么是AXI4總線的定義,網絡上相關的文章不勝枚舉,也是無論是做F
    發表于 08-02 14:28

    SoC Designer AXI4協議包的用戶指南

    這是SoC Designer AXI4協議包的用戶指南。該協議包包含SoC Designer組件、探針和ARM AXI4協議的事務端口接口(
    發表于 08-10 06:30

    AMBA 4 AXI4AXI4-Lite和AXI4-流協議斷言用戶指南

    您可以將協議斷言與任何旨在實現AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI4流?
    發表于 08-10 06:39

    AXI4接口協議的基礎知識

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協議的基礎,其他AXI4接口是該接口的變形。總體而言,
    的頭像 發表于 09-23 11:20 ?6423次閱讀
    <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協議</b>的基礎知識

    ZYNQ中DMA與AXI4總線

    ZYNQ中DMA與AXI4總線 為什么在ZYNQ中DMA和AXI聯系這么密切?通過上面的介紹我們知道ZYNQ中基本是以AXI總線完成相關功能的: 圖4?34連接 PS 和 PL 的
    的頭像 發表于 11-02 11:27 ?4580次閱讀
    ZYNQ中DMA與<b class='flag-5'>AXI4</b>總線

    AXI4AXI4-Lite 、AXI4-Stream接口

    AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數據流。從字面意思去理解
    的頭像 發表于 07-04 09:40 ?9450次閱讀

    AXI3與AXI4寫響應的依賴區別?

    上面兩圖的區別是相比AXI3,AXI4協議需要確認AWVALID、AWREADY握手完成才能回復BVALID。為什么呢?
    的頭像 發表于 03-30 09:59 ?1354次閱讀

    AXI4協議五個不同通道的握手機制

    AXI4 協議定義了五個不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號的相同握手機制
    的頭像 發表于 05-08 11:37 ?1553次閱讀
    <b class='flag-5'>AXI4</b><b class='flag-5'>協議</b>五個不同通道的握手機制

    FPGA AXI4協議學習筆記(一)

    AMBA AXI協議支持高性能、高頻系統設計。
    的頭像 發表于 05-24 15:05 ?1455次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b><b class='flag-5'>協議</b><b class='flag-5'>學習</b><b class='flag-5'>筆記</b>(一)

    FPGA AXI4協議學習筆記(三)

    上文FPGA IP之AXI4協議1_信號說明把AXI協議5個通道的接口信息做了說明,本文對上文說的信號進行詳細說明。
    的頭像 發表于 05-24 15:06 ?1414次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b><b class='flag-5'>協議</b><b class='flag-5'>學習</b><b class='flag-5'>筆記</b>(三)

    AXI4-Lite協議簡明學習筆記

    AXI4協議是ARM的AMBA總線協議重要部分,ARM介紹AXI4總線協議是一種性能高,帶寬高,延遲低的總線
    發表于 06-19 11:17 ?4612次閱讀
    <b class='flag-5'>AXI4</b>-Lite<b class='flag-5'>協議</b>簡明<b class='flag-5'>學習</b><b class='flag-5'>筆記</b>

    Xilinx FPGA AXI4總線(一)介紹【AXI4】【AXI4-Lite】【AXI-Stream】

    FPGA 應用角度看看 AMBA 總線中的 AXI4 總線。
    發表于 06-21 15:21 ?2701次閱讀
    Xilinx <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b>總線(一)介紹【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI</b>-Stream】

    漫談AMBA總線-AXI4協議的基本介紹

    本文主要集中在AMBA協議中的AXI4協議。之所以選擇AXI4作為講解,是因為這個協議在SoC、IC設計中應用比較廣泛。
    發表于 01-17 12:21 ?3138次閱讀
    漫談AMBA總線-<b class='flag-5'>AXI4</b><b class='flag-5'>協議</b>的基本介紹

    SoC設計中總線協議AXI4AXI3的主要區別詳解

    AXI4AXI3是高級擴展接口(Advanced eXtensible Interface)的兩個不同版本,它們都是用于SoC(System on Chip)設計中的總線協議,用于處理器和其它外設之間的高速數據傳輸。
    的頭像 發表于 05-10 11:29 ?9779次閱讀
    SoC設計中總線<b class='flag-5'>協議</b><b class='flag-5'>AXI4</b>與<b class='flag-5'>AXI</b>3的主要區別詳解

    AMBA AXI4接口協議概述

    AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導體產業首個符合 AXI4 標準的
    的頭像 發表于 10-28 10:46 ?644次閱讀
    AMBA <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協議</b>概述