女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于芯片堆疊技術(shù)的分析介紹和應用

lC49_半導體 ? 來源:djl ? 2019-09-04 15:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

11月20日消息,華爾街日報發(fā)布文章稱,科技產(chǎn)品下一個重大突破將在芯片堆疊領域出現(xiàn)。

Apple Watch采用了先進的的3D芯片堆疊封裝技術(shù)

作為幾乎所有日常電子產(chǎn)品最基礎的一個組件,微芯片正出現(xiàn)一種很有意思的現(xiàn)象。通常又薄又平的微芯片,如今卻堆疊得像薄煎餅那樣,由二維變成三維——給電子設備帶來重大的影響。

芯片設計師們發(fā)現(xiàn)這種堆疊方式可在性能、能耗和功能上帶來各種意想不到的好處。

沒有這種技術(shù),蘋果智能手表Apple Watch也就無法做出來,三星最先進的固態(tài)存儲器、來自英偉達和谷歌的人工智能系統(tǒng)和索尼超級快速的新型相機也不例外。

這種3D堆疊類似于城市規(guī)劃。沒有它的話,隨著產(chǎn)品需要內(nèi)置更多的零部件,電路板上的微芯片會不斷延伸,微芯片之間的距離會越隔越遠。然而,一旦開始對芯片進行堆疊,你就能形成一個硅制“城市”,里面的一切會變得更加鄰近。

從物理學角度來看,這種設計的優(yōu)勢顯而易見:當電子需要通過銅線行進更長的距離的時候,會消耗更多的能量,產(chǎn)生熱量,同時也減少頻寬。ARM旗下微芯片設計公司ARM Research未來硅技術(shù)主管格雷格·耶里克(Greg Yeric)指出,堆疊式芯片更加高效,產(chǎn)生較少的熱量,能夠以光速在短得多的互連通道里進行通信

Apple Watch Series 1的Apple S1芯片X光圖

雖然3D堆疊芯片背后的原理簡單明了,但要制造起來可不容易。耶里克說道,該技術(shù)概念于1960年代被首次提出,此后零星地出現(xiàn)在一些高端應用當中,比如軍用硬件。

然而,TechInsights微芯片研究公司分析師辛金·迪克森-沃倫(Sinjin Dixon-Warren)指出,來自大多數(shù)大型芯片廠商(AMD英特爾、蘋果、三星和英偉達)以及Xilinx等小型的專業(yè)公司的堆疊式芯片產(chǎn)品,才出現(xiàn)了五年左右。為什么大家要這樣做呢?因為工程師們開始找不到其它的辦法來讓芯片有更好的表現(xiàn)。

堆疊式芯片通常是其它蜷縮起來的芯片的“封裝”的一部分。除了節(jié)省空間以外,這讓廠商們能夠(通過不同的制造工藝)打造許多不同的芯片,然后多多少少將它們粘合在一起。“3D堆疊式封裝”的做法不同于頻繁用于手機的“系統(tǒng)級芯片”做法,后者是將所有不同的手機部件蝕刻在單一的硅片上。

迪克森-沃倫稱,從第一代開始,Apple Watch就由最先進的3D堆疊式芯片封裝之一驅(qū)動。在該智能手表中,30種不同的芯片密封在一個塑料包層里面。他說,為了節(jié)省空間,存儲芯片堆疊在邏輯電路上面。要是沒有芯片堆疊技術(shù),該手表的設計就無法做得如此緊湊。

蘋果的芯片只是堆疊成兩層高,而三星卻做出了名副其實的硅制“高樓大廈”。三星用于手機、相機和筆記本數(shù)據(jù)存儲的V-NAND閃存足足堆疊了64層芯片。三星也剛剛宣布,未來的版本將會有96層。

英偉達針對人工智能打造的Volta微處理器GPU上堆疊了八層的高頻寬存儲器

存儲是芯片堆疊技術(shù)的一項自然而然的應用,因為它解決了長久以來一直困擾芯片設計師的一個問題:給從iPad到超級計算機的任何設備增加更多的核心,并不能換來所期望的速度提升,因為邏輯電路之間的通信延遲和所需要的存儲能力。而將存儲組件直接堆疊在芯片上,則可以讓二者之間的連接路徑縮短。

英偉達硬件工程高級副總裁布萊恩·凱萊赫(Brian Kelleher)表示,那正是公司針對AI打造的Volta微處理器的運作原理。通過直接在GPU上面堆疊八層的高頻寬存儲器,這些芯片在處理效率上創(chuàng)造了新的紀錄。

“我們在電力上是受限的,”凱赫勒說,“我們能夠從存儲系統(tǒng)騰出的任何電力,都可以用在計算上。”

芯片堆疊也帶來了一些全新的功能。有的手機攝像頭將圖像傳感器直接疊加在處理圖像的芯片上面。額外的速度意味著,它們能夠?qū)φ掌M行多次曝光,并將其融合在一起,在昏暗的場景里捕捉到更多的光線。

三星的64層V-NAND垂直芯片,擁有更大的數(shù)據(jù)存儲容量和更快的處理速度

來自索尼的原型攝像頭通過使用三層而非兩層芯片更進一步——包括圖像傳感器、存儲器和邏輯電路,實現(xiàn)每秒最高1000幀的效果。這種做法的作用是,光觸達圖像傳感器,數(shù)據(jù)直接進入存儲器,接著進行實時處理。除了在低光照條件下取得更高的能見度以外,這還可以用于拍攝超慢動作的視頻,單幀凝固快速移動的物體。

目前,要將3D微芯片推向更多的電子設備,還需要耗費巨大的資源去解決一些障礙。

耶里克表示,首先,3D芯片誕生不久,用于堆疊的設計工具進化還不充分。在簡單的設計工具——類似于用于平整芯片的那些工具——變得廣為普及以前,堆疊式芯片仍將只有擁有頂尖工程人才的企業(yè)能夠制造出來。

另一個問題在于,制造商們?nèi)栽趯W習如何可靠地在物理上相互堆疊和連接芯片。這意味著有的制造工藝成品率會相對較低。

不過,迪克森-沃倫指出,3D堆疊式芯片的普及非常快速,它們也必然會成為行業(yè)主流。10年前,該技術(shù)幾乎僅僅存在于高校實驗室;五六年前,還難以找到它的商業(yè)化案例。但它如今如雨后春筍般涌現(xiàn),出現(xiàn)在各類的應用上,如網(wǎng)絡化、高性能計算和Apple Watch等高端可穿戴設備。據(jù)知名電子產(chǎn)品拆解網(wǎng)站iFixit的CEO凱爾·韋恩斯(Kyle Wiens)稱,它也出現(xiàn)在iPhone X的“大腦”當中。

在ARM的耶里克看來,最終3D芯片應該會讓我們的可穿戴產(chǎn)品變得跟體積更大的設備那么強大,會讓它們能夠連續(xù)運行數(shù)天時間,即便它們布滿了傳感器。“舉例來說,如果有朝一日你的手表變得能夠檢查你的血糖水平,我不會感到驚訝。”他說道。

讓芯片從二維變成三維,只是個開始。不久以后,芯片層將會通過光而非電流來通信。在更遙遠的未來,隨著我們用擁有前所未見的處理性能的閃亮晶體替換電路板,它們將會完全擺脫硅——可能轉(zhuǎn)向人造鉆石。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52505

    瀏覽量

    440760
  • 圖像傳感器
    +關(guān)注

    關(guān)注

    68

    文章

    1981

    瀏覽量

    130723
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    【「算力芯片 | 高性能 CPU/GPU/NPU 微架構(gòu)分析」閱讀體驗】+NVlink技術(shù)從應用到原理

    。。) 原理學習 在「算力芯片 | 高性能 CPU/GPU/NPU 微架構(gòu)分析」書中,作者詳解了從帕斯卡架構(gòu)到40系的Hopper架構(gòu)的技術(shù)演變進化,按照出版時間算是囊括了NVIDIA最新產(chǎn)品的頂尖
    發(fā)表于 06-18 19:31

    芯片晶圓堆疊過程中的邊緣缺陷修整

    視為堆疊邏輯與內(nèi)存、3D NAND,甚至可能在高帶寬存儲(HBM)中的多層DRAM堆疊的關(guān)鍵技術(shù)。垂直堆疊使得芯片制造商能夠?qū)⒒ミB間距從35
    的頭像 發(fā)表于 05-22 11:24 ?615次閱讀
    <b class='flag-5'>芯片</b>晶圓<b class='flag-5'>堆疊</b>過程中的邊緣缺陷修整

    ESD技術(shù)文檔:芯片級ESD與系統(tǒng)級ESD測試標準介紹和差異分析

    ESD技術(shù)文檔:芯片級ESD與系統(tǒng)級ESD測試標準介紹和差異分析
    的頭像 發(fā)表于 05-15 14:25 ?1361次閱讀
    ESD<b class='flag-5'>技術(shù)</b>文檔:<b class='flag-5'>芯片</b>級ESD與系統(tǒng)級ESD測試標準<b class='flag-5'>介紹</b>和差異<b class='flag-5'>分析</b>

    一文詳解多芯片封裝技術(shù)

    芯片封裝在現(xiàn)代半導體領域至關(guān)重要,主要分為平面多芯片封裝和多芯片堆疊封裝。多芯片堆疊封裝又細分
    的頭像 發(fā)表于 05-14 10:39 ?700次閱讀
    一文詳解多<b class='flag-5'>芯片</b>封裝<b class='flag-5'>技術(shù)</b>

    一文詳解多芯片堆疊技術(shù)

    芯片堆疊技術(shù)的出現(xiàn),順應了器件朝著小型化、集成化方向發(fā)展的趨勢。該技術(shù)與先進封裝領域中的系統(tǒng)級封裝(SIP)存在一定差異。
    的頭像 發(fā)表于 04-12 14:22 ?958次閱讀
    一文詳解多<b class='flag-5'>芯片</b><b class='flag-5'>堆疊</b><b class='flag-5'>技術(shù)</b>

    上揚軟件助力12英寸異構(gòu)堆疊芯片企業(yè)建設MES系統(tǒng)項目

    近日,上揚軟件攜手國內(nèi)某12英寸異構(gòu)堆疊芯片企業(yè),正式啟動MES(制造執(zhí)行系統(tǒng))、EAP(設備自動化系統(tǒng))和RMS(配方管理系統(tǒng))系統(tǒng)的建設。該企業(yè)作為行業(yè)內(nèi)的重要參與者,專注于異構(gòu)堆疊芯片
    的頭像 發(fā)表于 03-26 17:01 ?614次閱讀

    芯片3D堆疊封裝:開啟高性能封裝新時代!

    在半導體行業(yè)的快速發(fā)展歷程中,芯片封裝技術(shù)始終扮演著至關(guān)重要的角色。隨著集成電路設計復雜度的不斷提升和終端應用對性能、功耗、尺寸等多方面要求的日益嚴苛,傳統(tǒng)的2D封裝技術(shù)已經(jīng)難以滿足市場的需求。在此背景下,
    的頭像 發(fā)表于 02-11 10:53 ?1557次閱讀
    <b class='flag-5'>芯片</b>3D<b class='flag-5'>堆疊</b>封裝:開啟高性能封裝新時代!

    TSV三維堆疊芯片的可靠性問題

    TSV 三維封裝技術(shù)特點鮮明、性能好、前景廣闊, 是未來發(fā)展方向,但是 TSV 堆疊芯片這種結(jié)構(gòu)和工 藝復雜性的提高,為三維封裝的可靠性控制帶來了 挑戰(zhàn)。主要體現(xiàn)在以下 4 個方面 :(1) TSV
    的頭像 發(fā)表于 12-30 17:37 ?1418次閱讀

    High-k柵極堆疊技術(shù)介紹

    ? High-k柵極堆疊技術(shù),作為半導體領域內(nèi)一項廣泛采納的前沿科技,對于現(xiàn)代集成電路制造業(yè)具有舉足輕重的地位。 在過去,半導體晶體管普遍采用二氧化硅(SiO?)作為其柵極絕緣層。但隨著半導體元件
    的頭像 發(fā)表于 12-28 14:51 ?1177次閱讀

    FIB技術(shù)芯片失效分析的關(guān)鍵工具

    芯片失效分析的關(guān)鍵工具在半導體行業(yè)迅速發(fā)展的今天,芯片的可靠性成為了衡量其性能的關(guān)鍵因素。聚焦離子束(FIB)技術(shù),作為一種先進的微納加工技術(shù)
    的頭像 發(fā)表于 11-28 17:11 ?1160次閱讀
    FIB<b class='flag-5'>技術(shù)</b>:<b class='flag-5'>芯片</b>失效<b class='flag-5'>分析</b>的關(guān)鍵工具

    三維堆疊封裝新突破:混合鍵合技術(shù)揭秘!

    堆疊封裝領域中的核心驅(qū)動力。本文將深入探討混合鍵合技術(shù)在三維堆疊封裝中的研究進展,分析技術(shù)原理、應用優(yōu)勢以及未來發(fā)展趨勢。
    的頭像 發(fā)表于 11-13 13:01 ?2223次閱讀
    三維<b class='flag-5'>堆疊</b>封裝新突破:混合鍵合<b class='flag-5'>技術(shù)</b>揭秘!

    3D堆疊像素探測器芯片技術(shù)詳解(72頁PPT)

    3D堆疊像素探測器芯片技術(shù)詳解
    的頭像 發(fā)表于 11-01 11:08 ?3289次閱讀
    3D<b class='flag-5'>堆疊</b>像素探測器<b class='flag-5'>芯片</b><b class='flag-5'>技術(shù)</b>詳解(72頁PPT)

    芯片堆疊封裝技術(shù)實用教程(52頁PPT)

    芯片堆疊封裝技術(shù)實用教程
    的頭像 發(fā)表于 11-01 11:08 ?3867次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>堆疊</b>封裝<b class='flag-5'>技術(shù)</b>實用教程(52頁PPT)

    Melexis發(fā)布雙芯片堆疊式磁傳感器

    全球微電子工程領域的佼佼者Melexis,近日震撼推出了其最新研發(fā)的MLX90425與MLX90426雙芯片堆疊式磁傳感器。這兩款產(chǎn)品作為Melexis創(chuàng)新型Triaxis?磁傳感器芯片系列的新成員,以其卓越的性能樹立了抗雜散磁
    的頭像 發(fā)表于 10-08 15:09 ?751次閱讀

    芯片磁性位置傳感器中堆疊芯片和并排芯片實施方案之間的比較

    電子發(fā)燒友網(wǎng)站提供《雙芯片磁性位置傳感器中堆疊芯片和并排芯片實施方案之間的比較.pdf》資料免費下載
    發(fā)表于 09-26 09:32 ?0次下載
    雙<b class='flag-5'>芯片</b>磁性位置傳感器中<b class='flag-5'>堆疊</b><b class='flag-5'>芯片</b>和并排<b class='flag-5'>芯片</b>實施方案之間的比較