優(yōu)勢和特點

• 雙路DPLL可同步1 Hz至750 MHz物理層時鐘，提供高噪聲參考源的頻率轉(zhuǎn)換以及抖動凈化功能
• 符合ITU-T G.8262和Telcordia GR-253
• 支持Telcordia GR-1244、ITU-T G.812、G.813、G.823、G.824和G.825
• 連續(xù)頻率監(jiān)控和參考驗證，頻率偏差低至50 ppb
• 兩個DPLL具有24位小數(shù)分頻器和24位可編程模數(shù)
• 可編程數(shù)字環(huán)路濾波器帶寬：10^?4 Hz 至 1850 Hz
• 自動和手動保持和參考切換，提供零延遲、無中斷或相位増建操作
• 基于優(yōu)先級的可編程參考切換，支持手動、自動恢復(fù)和自動非恢復(fù)模式
• 5對時鐘輸出引腳，每對引腳均可用作差分LVDS/HCSL/CML或2路單端輸出（1 Hz至500 MHz）
• 2個差分或4個單端輸入基準電壓源
• 交叉點多路復(fù)用器將參考輸入互連至PLL
• 支持嵌入式（調(diào)制）輸入/輸出時鐘信號
• 快速 DPLL 鎖定模式
• 提供內(nèi)部功能，結(jié)合晶振或晶體振蕩器的低相位噪聲以及TCXO或OCXO的頻率穩(wěn)定性和精度
• 為自主初始化提供外部EEPROM支持
• 1.8 V 單電源供電，具有內(nèi)部調(diào)節(jié)特性
• 內(nèi)置溫度監(jiān)控器/警報和溫度補償，可增強零延遲性能

產(chǎn)品詳情

AD9544的10個時鐘輸出與最多四個輸入基準電壓源之一同步。數(shù)字鎖相環(huán)(DPLL)可減少與外部基準電壓源相關(guān)的時序抖動。借助數(shù)字控制環(huán)路和保持電路，即使所有參考輸入都失效，也能持續(xù)產(chǎn)生低抖動輸出信號。

AD9544采用48引腳LFCSP (7 mm × 7 mm)封裝，額定溫度范圍為?40°C至+85°C。

請注意，在整篇數(shù)據(jù)手冊中，多功能引腳（如SDO/M5）由整個引腳名稱或引腳的單個功能表示；例如M5即表示僅與此功能相關(guān)。

應(yīng)用

• SyncE 和 GPS 同步和抖動清除
• 光傳輸網(wǎng)絡(luò)(OTN)、SDH、宏和小型蜂窩基站
• 具有抖動凈化功能的OTN映射/解映射
• 小基站時鐘，包括基帶和無線電
• Stratum 2、Stratum 3e 和 Stratum 3 保持、抖動清除及相位瞬態(tài)控制
• JESD204B 支持模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 時鐘
• 有線基礎(chǔ)設(shè)施
• 載波以太網(wǎng)

方框圖