SN75LVDS86 FlatLink? 接收器

數(shù)據(jù)： Flatlink Receiver 數(shù)據(jù)表

描述

SN75LVDS86 FlatLink接收器包含三個(gè)串行輸入7位并行移位寄存器，一個(gè)7×?xí)r鐘合成器和四個(gè)低壓差分信號(hào)（ LVDS）線路接收器在單個(gè)集成電路中。這些功能允許從兼容的發(fā)送器接收同步數(shù)據(jù)，例如SN75LVDS81，'83，'84或'85，通過(guò)四個(gè)平衡對(duì)導(dǎo)線，并擴(kuò)展到21位單端低壓TTL（LVTTL）同步數(shù)據(jù)傳輸速率較低。

接收時(shí)，接收高速LVDS數(shù)據(jù)并以LVDS輸入時(shí)鐘（CLKIN）速率的七倍加載到寄存器中。然后以CLKIN速率將數(shù)據(jù)卸載到21位寬的LVTTL并行總線。鎖相環(huán)時(shí)鐘合成器電路為內(nèi)部時(shí)鐘產(chǎn)生7×?xí)r鐘，為擴(kuò)展數(shù)據(jù)產(chǎn)生輸出時(shí)鐘。 SN75LVDS86在輸出時(shí)鐘（CLKOUT）的下降沿提供有效數(shù)據(jù)。

SN75LVDS86僅需要四個(gè)線路終端電阻用于差分輸入，很少或不需要控制。數(shù)據(jù)總線在發(fā)送器的輸入端和接收器的輸出端看起來(lái)相同，數(shù)據(jù)傳輸對(duì)用戶是透明的。唯一可能的用戶干預(yù)是使用關(guān)閉/清除（SHTDN）低電平有效輸入來(lái)禁止時(shí)鐘并關(guān)閉LVDS接收器以降低功耗。該信號(hào)的低電平將所有內(nèi)部寄存器清零至低電平。

SN75LVDS86的LVDS接收器包括開(kāi)路故障安全設(shè)計(jì)，當(dāng)輸入未連接到LVDS驅(qū)動(dòng)器時(shí)，接收器輸出變?yōu)榈碗娖?。即使線路在接收器輸入端差分端接，也會(huì)發(fā)生這種情況。

SN75LVDS86的特點(diǎn)是在0°C至70°C的環(huán)境空氣溫度下工作。

特性

3:21數(shù)據(jù)通道擴(kuò)展速率高達(dá)178.5 Mbytes /s吞吐量
適用于SVGA，XGA或SXGA顯示從控制器到顯示器的數(shù)據(jù)傳輸，具有極低的EMI
三個(gè)數(shù)據(jù)通道和時(shí)鐘低壓差分通道輸入和21個(gè)數(shù)據(jù)和時(shí)鐘低壓TTL通道輸出
從一個(gè)操作單3.3 V電源和250 mW（典型值）
5 V容差 SHTDN 輸入
ESD保護(hù)超過(guò)總線引腳上的4 kV電壓
采用20-mil端子間距的薄收縮小外形封裝（TSSOP）封裝
禁用時(shí)功耗小于1 mW
寬鎖相輸入頻率范圍31 MHz至68 MHz
PLL無(wú)需外部元件
開(kāi)路接收器故障保護(hù)設(shè)計(jì)
輸入滿足或超過(guò)ANSI EIA /TIA-644標(biāo)準(zhǔn)的要求
改進(jìn)國(guó)家的替換？ DS90C562

FlatLink是德州儀器公司的商標(biāo)。
所有其他商標(biāo)均為其各自所有者的財(cái)產(chǎn)。

參數(shù) 與其它產(chǎn)品相比?SerDes/信道鏈路

?
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

SN75LVDS86
Channel-Link I ? ?
Deserializer ? ?
21 ? ?
21 to 3 ? ?
4 ? ?
LVDS ? ?
LVTTL ? ?
3.3 ? ?
1785 ? ?
Catalog ? ?
0 to 70 ? ?
TSSOP ? ?
48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP) ? ?
48TSSOP ? ?