spi master接口的fpga實(shí)現(xiàn)
前言 當(dāng)你器件的引腳賊少的時(shí)候，需要主機(jī)和從機(jī)通信，spi就派上了用場(chǎng)，它可以一對(duì)多，但只是片選到的....
經(jīng)典濾波器的設(shè)計(jì)說(shuō)明
摘要 經(jīng)典濾波器的濾波思路是從頻率域上將噪聲濾掉，關(guān)鍵是設(shè)計(jì)相應(yīng)的濾波器傳遞函數(shù)H(s)、H(z)，....
JTAG的基礎(chǔ)知識(shí)
JTAG是一種IEEE標(biāo)準(zhǔn)用來(lái)解決板級(jí)問(wèn)題，開(kāi)發(fā)于上個(gè)世紀(jì)80年代。今天JTAG被用來(lái)燒錄、debu....
實(shí)現(xiàn)基于FPGA的16階級(jí)聯(lián)IIR帶通濾波器
什么叫濾波器？ 簡(jiǎn)單的說(shuō)，就像篩米，留下你需要的米，濾掉不需要的米頭。過(guò)濾的功能。 什么叫數(shù)字濾波器....
SDRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的操作說(shuō)明
SDRAM是做嵌入式系統(tǒng)中，常用是的緩存數(shù)據(jù)的器件。基本概念如下（注意區(qū)分幾個(gè)主要常見(jiàn)存儲(chǔ)器之間的差....
Alpha半透明圖形疊加算法Matlab+Verilog的設(shè)計(jì)實(shí)現(xiàn)
Alpha通道是一個(gè)8位的灰度通道，該通道用256級(jí)灰度來(lái)記錄圖像中的透明度信息，定義透明、不透明和....
Verilog到VHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)
Verilog與VHDL語(yǔ)法是互通且相互對(duì)應(yīng)的，如何查看二者對(duì)同一硬件結(jié)構(gòu)的描述，可以借助EDA工具....
深入剖析Xilinx Zynq的前沿優(yōu)勢(shì)
傳感器是任何工業(yè)系統(tǒng)，尤其是工業(yè)物聯(lián)網(wǎng)解決方案的關(guān)鍵組成部分。從簡(jiǎn)單的溫度測(cè)量熱電偶，到結(jié)合多個(gè)異構(gòu)....
揭秘FPGA設(shè)計(jì)難題：芯片出身也能影響性能表現(xiàn)
2000年的時(shí)候，做設(shè)計(jì)基本都是使用Xilinx公司的Virtex和Virtex-E系列芯片。那時(shí)候....
STM32高手進(jìn)階之路與實(shí)用學(xué)習(xí)步驟
CPU是相通的，相信大部分的同學(xué)都學(xué)習(xí)過(guò)單片機(jī)，是有一定基礎(chǔ)的。如果你碰到問(wèn)題，去嘗試了，自己把問(wèn)題....
FPGA設(shè)計(jì)的IP和算法應(yīng)用綜述
IP(Intelligent Property) 核是具有知識(shí)產(chǎn)權(quán)核的集成電路芯核總稱，是經(jīng)過(guò)反復(fù)驗(yàn)....
在Vivado Synthesis中怎么使用SystemVerilog接口連接邏輯呢？
SystemVerilog 接口的開(kāi)發(fā)旨在讓設(shè)計(jì)中層級(jí)之間的連接變得更加輕松容易。 您可以把這類接....
Xilinx和Intel之外,還有誰(shuí)掌握了"萬(wàn)能芯片"的密鑰？
集成電路被譽(yù)為高端制造業(yè)的“皇冠明珠”，而在集成電路里，F(xiàn)PGA又被稱為“萬(wàn)能芯片”，作為可定制的芯....
CPLD和FPGA的區(qū)別
CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的，但是CPLD的LAB基于乘積和宏單元，而FPGA的LAB....
如何利用xilinx器件中LUT的結(jié)構(gòu)特征設(shè)計(jì)乘法器呢？
卷積占據(jù)了CNN網(wǎng)絡(luò)中絕大部分運(yùn)算，進(jìn)行乘法運(yùn)算通常都是使用FPGA中的DSP，這樣算力就受到了器件....
淺析FPGA的調(diào)試-內(nèi)嵌邏輯分析儀(SignalTap)原理及實(shí)例
對(duì)于FPGA調(diào)試，主要以Intel FPGA為例，在win10 Quartus ii 17.0環(huán)境下....
FPGA系列之“速度等級(jí)”選型介紹
大家在進(jìn)行FPGA選型時(shí)都會(huì)看見(jiàn)一個(gè)參數(shù)：Speed Grade，這就是芯片的速度等級(jí)。
【Vivado約束學(xué)習(xí)】 時(shí)鐘約束介紹
在數(shù)字設(shè)計(jì)中，時(shí)鐘代表從寄存器（register）到寄存器可靠傳輸數(shù)據(jù)的時(shí)間基準(zhǔn)。
I2C總線的基本用法 I2C總線硬件問(wèn)題匯總
一般情況下， i2c 設(shè)備焊接沒(méi)什么問(wèn)題，按照設(shè)備手冊(cè)一步步來(lái)，基本上就順風(fēng)順?biāo)軌蛴闷饋?lái)。如果這么....
FPGA之Verilog點(diǎn)燈小程序
首先個(gè)人用的是QuartusII11.0，開(kāi)發(fā)板用的是CycloneIV的EP4CE6E22C8N芯....
FPGA設(shè)計(jì)技巧—多時(shí)鐘域和異步信號(hào)處理解決方案
有一個(gè)有趣的現(xiàn)象，眾多數(shù)字設(shè)計(jì)特別是與FPGA設(shè)計(jì)相關(guān)的教科書都特別強(qiáng)調(diào)整個(gè)設(shè)計(jì)最好采用唯一的時(shí)鐘域....
國(guó)產(chǎn)FPGA都有哪些廠商？
寫了這么多FPGA的文章卻從來(lái)沒(méi)有涉及過(guò)國(guó)產(chǎn)FPGA，很多網(wǎng)友甚至不知道還有國(guó)產(chǎn)FPGA。下面列舉一....
FPGA通過(guò)SPI對(duì)ADC配置簡(jiǎn)介（三）3線SPI配置時(shí)序分析
AD9249的SPI控制模塊包含4根信號(hào)線，即CSB1、CSB2、SDIO以及SCLK。但CSB1、....
FPGA通過(guò)SPI對(duì)ADC配置簡(jiǎn)介(二)-4線SPI配置時(shí)序分析
本篇將以德州儀器(TI)的高速ADC芯片—ads52j90為例，進(jìn)行ADC的4線SPI配置時(shí)序介紹與....
TVM編譯器的整體架構(gòu)和基本方法
有將近兩個(gè)月沒(méi)有學(xué)習(xí)一些新東西，更新一下博客了。一直在忙公司的一個(gè)項(xiàng)目，是做一款支持LSTM和RNN....
工商網(wǎng)監(jiān)