分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)
今天我們分享幾個(gè)用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò),側(cè)重應(yīng)用。

一文了解FPGA比特流的內(nèi)部結(jié)構(gòu)
比特流是一個(gè)常用詞匯,用于描述包含F(xiàn)PGA完整內(nèi)部配置狀態(tài)的文件,包括布線、邏輯資源和IO設(shè)置。大多....

在不重新安裝Vivado的情況下,是否能夠安裝線纜驅(qū)動(dòng)器?
如果 Xilinx USB/Digilent 線纜驅(qū)動(dòng)器在安裝 Vivado 設(shè)計(jì)套件時(shí)還沒有安裝,....
優(yōu)秀的Verilog/FPGA開源項(xiàng)目-浮點(diǎn)運(yùn)算器(FPU)介紹
浮點(diǎn)運(yùn)算器(英文:floating point unit,簡(jiǎn)稱FPU)是計(jì)算機(jī)系統(tǒng)的一部分,它是專門....

如何利用Tcl腳本在Manage IP方式下實(shí)現(xiàn)對(duì)IP的高效管理
在Vivado下,有兩種方式管理IP。一種是創(chuàng)建FPGA工程之后,在當(dāng)前工程中選中IP Catalo....

基于門控線性網(wǎng)絡(luò)(GLN)的高壓縮比無損醫(yī)學(xué)圖像壓縮算法
實(shí)現(xiàn)基于門控線性網(wǎng)絡(luò)(GLN)的高壓縮比無損醫(yī)學(xué)圖像壓縮算法,以提高醫(yī)學(xué)圖像存儲(chǔ)和分發(fā)系統(tǒng)的效率。與....

請(qǐng)問如何FPGA上使用SVM進(jìn)行圖像處理呢?
面部識(shí)別是一個(gè)經(jīng)常討論的計(jì)算機(jī)科學(xué)話題,并且由于計(jì)算機(jī)處理能力的指數(shù)級(jí)增長(zhǎng)而成為人們高度關(guān)注的話題。

5分鐘內(nèi)將Raspberry Pi Pico變成簡(jiǎn)單的示波器+波形發(fā)生器
5 分鐘內(nèi)將 Raspberry Pi Pico(或任何 RP2040 板)變成簡(jiǎn)單的示波器+波形發(fā)....

FPGA通過UDP以太網(wǎng)傳輸JPEG壓縮圖片
在 FPGA 上實(shí)現(xiàn)了 JPEG 壓縮和 UDP 以太網(wǎng)傳輸。從攝像機(jī)的輸入中獲取單個(gè)灰度幀,使用 ....

如何用FPGA加速神經(jīng)網(wǎng)絡(luò)
到底純FPGA適不適合這種大型神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)?這個(gè)問題其實(shí)我們不適合回答,但是FPGA廠商是的實(shí)際操....

如何從SD卡讀取音頻文件并將其輸出到揚(yáng)聲器上?
在上一篇教程中,創(chuàng)建了一個(gè) I2S 發(fā)送器用來發(fā)送來從FPGA內(nèi)部 ROM 的音頻數(shù)據(jù)。下一步,我們....

關(guān)于FPGA的開源項(xiàng)目介紹
Hello,大家好,之前給大家分享了大約一百多個(gè)關(guān)于FPGA的開源項(xiàng)目,涉及PCIe、網(wǎng)絡(luò)、RISC....

CAN總線的特點(diǎn)和FPGA實(shí)現(xiàn)
我們根據(jù)can總線具有的一些特性可知:CAN總線肯定具有分層結(jié)構(gòu),而且參考OSI模型(OSI參考模型....

怎樣減少路徑上的LUT個(gè)數(shù)使速度更快呢?
對(duì)FPGA設(shè)計(jì)而言如果想速度更快則應(yīng)當(dāng)努力減少路徑上LUT的個(gè)數(shù),而不是邏輯級(jí)數(shù)。

例說Verilog HDL和VHDL區(qū)別
Verilog和VHDL之間的區(qū)別將在本文中通過示例進(jìn)行詳細(xì)說明。對(duì)優(yōu)點(diǎn)和缺點(diǎn)的Verilog和VH....
