至簡設計法：程序設計（2）
由潘文明先生開創(chuàng)的IC/FPGA至簡設計法，具備劃時代的意義。這種設計方法不僅將IC/FPGA學習難度降到了最低，同時將設計過程變得簡單，并規(guī)范了代碼避免了混亂，將出錯幾率降到最低。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關注
關注
1643文章
21960瀏覽量
614065 -
IC
+關注
關注
36文章
6095瀏覽量
178404 -
程序
+關注
關注
117文章
3823瀏覽量
82406
發(fā)布評論請先 登錄
相關推薦
熱點推薦
基于至簡設計法的數(shù)字時鐘設計
基于至簡設計法的數(shù)字時鐘設計明德?lián)P科技教育有限公司官網(wǎng)：www.mdy-edu.com淘寶：mdy-edu.taobao.comQQ 群：97925396 數(shù)字時鐘是常見的畢業(yè)設計題目。我們做
發(fā)表于 02-15 17:32
潘文明至簡設計法之SPI接口至簡代碼設計
本帖最后由 chunfen2634 于 2017-6-22 14:31 編輯
我們的至簡設計法，綜合了運用多種科學、嚴謹?shù)拇a設計方法，將整個設計過程完整化、規(guī)范化，令學習方法至
發(fā)表于 06-22 10:20
明德?lián)P至簡設計法資料大全
/id_XMjgyMDEyMDc2OA==.html?spm=a2h0j.8191423.module_basic_relation.5~5!2~5~5!5~5!2~1~3~A明德?lián)P
發(fā)表于 07-27 17:05
FPGA至簡設計法為什么這么簡單
由潘文明先生開創(chuàng)的IC/FPGA至簡設計法，具備劃時代的意義。這種設計方法不僅將IC/FPGA學習難度降到了最低，同時將設計過程變得簡單，并規(guī)范了代碼避免了混亂，將出錯幾率降到最低。下面我們來看
發(fā)表于 12-15 15:10
基于至簡設計法實現(xiàn)的PWM調(diào)制verilog
明德?lián)P分享的調(diào)制PWM驅(qū)動LED工程,利用脈沖寬度調(diào)制調(diào)制出幾個不同寬度的脈沖來驅(qū)動LED燈，添加verilog文件即可使用。基于至簡設計法實現(xiàn)的PWM調(diào)制verilog.rar (281.92 KB )
發(fā)表于 01-18 06:35
基于至簡設計法的數(shù)字時鐘設計
模塊為例，講解如何使用至簡設計法來實現(xiàn)。數(shù)字模塊的功能，是產(chǎn)生6個信號，分別表示時十位、時個位、分十位、分個位、秒十位和秒個位的值。例如上述信號值依次為2、1、4、3、5、9時，則表示
發(fā)表于 07-24 09:54
明德?lián)P獨創(chuàng)“至簡設計法”介紹
充分驗證。如劉晶、奚亮、李遂濤等學員畢業(yè)后，分別參與了2D至3D視頻轉(zhuǎn)換、網(wǎng)絡1588時鐘戳協(xié)議和WIFI芯片研發(fā)等大型項目。部分具有四、五年FPGA工作經(jīng)驗的工程師，初步了解到至簡設
發(fā)表于 07-25 16:50
至簡設計法：運算符（2）
使用至簡設計法，即可省略掉常規(guī)設計中的繁復思考過程。比如計數(shù)器的設計，只需要填入設置條件“什么情況下加一”和“數(shù)多少下”。
工商網(wǎng)監(jiān)
評論