女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Intel 14nm工藝在性能、功耗方面繼續(xù)改進

kus1_iawbs2016 ? 來源:YXQ ? 2019-04-19 16:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

半導體的支持工藝和CPU的性能關系就大了,它關系到CPU內能塞進多少個晶體管,還有CPU所能達到的頻率還有它的功耗,1978年Intel推出了第一顆CPU——8086,它采用3μm(3000nm)工藝生產(chǎn),只有29000個晶體管,工作頻率也只有5MHz。

而現(xiàn)在晶體管數(shù)量最多的單芯片CPU應該是Intel的28核Skylake-SP Xeon處理器,它擁有超過80億個晶體管,而頻率最高的則是Core i9-9900K,最大睿頻能到5GHz,他們都是用Intel的14nm工藝生產(chǎn)的。

Intel 14nm工藝在性能、功耗方面繼續(xù)改進

CPU的生產(chǎn)是需要經(jīng)過7個工序的,分別是:硅提純,切割晶圓,影印,蝕刻,重復、分層,封裝,測試, 而當中的蝕刻工序是CPU生產(chǎn)的重要工作,也是重頭技術,簡單來說蝕刻就是用激光在硅晶圓制造晶體管的過程,蝕刻這個過程是由光完成的,所以用于蝕刻的光的波長就是該技術提升的關鍵,它影響著在硅晶圓上蝕刻的最小尺寸,也就是線寬。

現(xiàn)在半導體工藝上所說的多少nm工藝其實是指線寬,也就是芯片上的最基本功能單位門電路的寬度,因為實際上門電路之間連線的寬度同門電路的寬度相同,所以線寬可以描述制造工藝。縮小線寬意味著晶體管可以做得更小、更密集,而且在相同的芯片復雜程度下可使用更小的晶圓,于是成本降低了。

更先進半導體制造工藝另一個重要優(yōu)點就是可以提升工作頻率,縮減元件之間的間距之后,晶體管之間的電容也會降低,晶體管的開關頻率也得以提升,從而整個芯片的工作頻率就上去了。

另外晶體管的尺寸縮小會減低它們的內阻,所需導通電壓會降低,這代表著CPU的工作電壓會降低,所以我們看到每一款新CPU核心,其電壓較前一代產(chǎn)品都有相應降低。另外CPU的動態(tài)功耗損失是與電壓的平方成正比的,工作電壓的降低,可使它們的功率也大幅度減小。

另外同種工藝的概率也是相當重要的,Intel自2015年14nm工藝投產(chǎn)以來已經(jīng)發(fā)展到了第三代,Intel一直在改進工藝,在不提升功耗的情況不斷提升性能,14nm++工藝比初代14nm工藝性能提升26%,或者功耗降低52%。

實際上AMD Ryzen處理器現(xiàn)在所用的12nm工藝本質上也只是GlobalFoundries的14nm工藝的改良版,也就是原計劃的14nm+,晶體管密度并沒有提升,但在性能方面有所改善,最高工作頻率提升了250MHz,而同頻下Vcore下降了50mV。

多年前Intel對自家半導體工藝的進展預期,此處應該有個滑稽的表情

總的來說半導體工藝是決定各種集成電路性能、功耗的關鍵,線寬的縮小晶體管密度得以提升從而降低了成本,其次就是晶體管頻率提高,性能提升而功耗降低。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    459

    文章

    52331

    瀏覽量

    438351
  • intel
    +關注

    關注

    19

    文章

    3494

    瀏覽量

    188178

原文標題:CPU工藝與性能的關系探討

文章出處:【微信號:iawbs2016,微信公眾號:寬禁帶半導體技術創(chuàng)新聯(lián)盟】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    廣明源172nm晶圓光清洗方案概述

    半導體制造中,清洗工藝貫穿于光刻、刻蝕、沉積等關鍵流程,并在單晶硅片制備階段發(fā)揮著重要作用。隨著技術的發(fā)展,芯片制程已推進至28nm14nm乃至更先進節(jié)點。
    的頭像 發(fā)表于 04-24 14:27 ?255次閱讀

    三星4nm邏輯芯片上實現(xiàn)40%以上的測試良率

    方式來改進電容器表現(xiàn),但穩(wěn)定性尚未達到預期水平,很可能會拖慢 1c nm 進度。 半導體業(yè)內人士表示,“從三星電子的角度來看,剩下的任務是穩(wěn)定搭載HBM上的DRAM以及封裝技術。”
    發(fā)表于 04-18 10:52

    Cadence UCIe IPSamsung Foundry的5nm汽車工藝上實現(xiàn)流片成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標準封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實現(xiàn)首次流片成功。這一里程碑彰顯了我們持續(xù)提供高性能車規(guī)級 IP 解決方案?的承諾,可滿足新一代汽
    的頭像 發(fā)表于 04-16 10:17 ?253次閱讀
    Cadence UCIe IP<b class='flag-5'>在</b>Samsung Foundry的5<b class='flag-5'>nm</b>汽車<b class='flag-5'>工藝</b>上實現(xiàn)流片成功

    突破14nm工藝壁壘:天準科技發(fā)布TB2000晶圓缺陷檢測裝備

    TB2000已正式通過廠內驗證,將于SEMICON 2025展會天準展臺(T0-117)現(xiàn)場正式發(fā)布。 這標志著公司半導體檢測裝備已具備14nm及以下先進制程的規(guī)模化量產(chǎn)檢測能力。這是繼TB1500突破40nm節(jié)點后,天準高端
    的頭像 發(fā)表于 03-26 14:40 ?326次閱讀

    千億美元打水漂,傳三星取消1.4nm晶圓代工工藝

    次公開了?SF1.4(1.4nm?級別)工藝,原預計?2027?年實現(xiàn)量產(chǎn)。按照三星當時的說法,SF1.4?將納米片的數(shù)量從?3?個增加到?4?個,有望顯著改善芯片在性能功耗
    的頭像 發(fā)表于 03-23 11:17 ?1315次閱讀

    千億美元打水漂,傳三星取消1.4nm晶圓代工工藝?

    次公開了 SF1.4(1.4nm 級別)工藝,原預計 2027 年實現(xiàn)量產(chǎn)。按照三星當時的說法,SF1.4 將納米片的數(shù)量從 3 個增加到 4 個,有望顯著改善芯片在性能功耗
    的頭像 發(fā)表于 03-22 00:02 ?1832次閱讀

    英特爾18A與臺積電N2工藝各有千秋

    TechInsights與SemiWiki近日聯(lián)合發(fā)布了對英特爾Intel 18A(1.8nm級別)和臺積電N2(2nm級別)工藝的深度分析。結果顯示,兩者
    的頭像 發(fā)表于 02-17 13:52 ?468次閱讀

    三星重啟1b nm DRAM設計,應對良率與性能挑戰(zhàn)

    nm DRAM。 這一新版DRAM工藝項目被命名為D1B-P,其重點將放在提升能效和散熱性能上。這一命名邏輯與三星此前推出的第六代V-NAND改進版制程V6P相似,顯示出三星
    的頭像 發(fā)表于 01-22 14:04 ?761次閱讀

    3D打印技術材料、工藝方面的突破

    2024年3D打印技術領域新材料、新工藝和新應用方面繼續(xù)取得突破,并呈現(xiàn)出多樣的發(fā)展態(tài)勢。工藝方面
    的頭像 發(fā)表于 01-13 18:11 ?886次閱讀
    3D打印技術<b class='flag-5'>在</b>材料、<b class='flag-5'>工藝</b><b class='flag-5'>方面</b>的突破

    臺積電分享 2nm 工藝深入細節(jié):功耗降低 35% 或性能提升15%!

    來源:IEEE 臺積電本月早些時候于IEEE國際電子器件會議(IEDM)上公布了其N2(2nm級)制程的更多細節(jié)。該新一代工藝節(jié)點承諾實現(xiàn)24%至35%的功耗降低或15%的
    的頭像 發(fā)表于 12-16 09:57 ?767次閱讀
    臺積電分享 2<b class='flag-5'>nm</b> <b class='flag-5'>工藝</b>深入細節(jié):<b class='flag-5'>功耗</b>降低 35% 或<b class='flag-5'>性能</b>提升15%!

    Cortex-A55 處理器到底什么來頭?創(chuàng)龍教儀一文帶您了解

    嵌入式系統(tǒng)的主控芯片,實現(xiàn)高效的數(shù)據(jù)處理和實時控制。 Cortex-A55與Cortex-A73的對比 制程工藝 Cortex-A55采用了14nm制程工藝,而Cortex-A73則使用了28
    發(fā)表于 12-03 17:00

    蘋果iPhone 17或沿用3nm技術,2nm得等到2026年了!

    有消息稱iPhone17還是繼續(xù)沿用3nm技術,而此前熱議的2nm工藝得等到2026年了……
    的頭像 發(fā)表于 12-02 11:29 ?925次閱讀

    臺積電產(chǎn)能爆棚:3nm與5nm工藝供不應求

    臺積電近期成為了高性能芯片代工領域的明星企業(yè),其產(chǎn)能被各大科技巨頭瘋搶。據(jù)最新消息,臺積電的3nm和5nm工藝產(chǎn)能利用率均達到了極高水平,其中3nm
    的頭像 發(fā)表于 11-14 14:20 ?903次閱讀

    TLC2252和TLC2254功耗性能方面有何不同?

    我原來四運放用二片TLC2252貼片組成,現(xiàn)想用一片TLC2254替代。不知功耗性能方面有何不同?二種哪一種更好?
    發(fā)表于 09-25 07:30

    Intel:13/14代酷睿補丁幾乎無損性能!未來所有產(chǎn)品都安全

    快科技8月9日消息,Intel官方宣布,正在向各大OEM、ODM廠商發(fā)放0x129版本的微代碼補丁,解決13/14代酷睿臺式機處理器平臺微代碼發(fā)送錯誤請求導致電壓升高繼而不穩(wěn)定的問題,可顯著改善K
    的頭像 發(fā)表于 08-12 10:37 ?713次閱讀
    <b class='flag-5'>Intel</b>:13/<b class='flag-5'>14</b>代酷睿補丁幾乎無損<b class='flag-5'>性能</b>!未來所有產(chǎn)品都安全