三星重啟1b nm DRAM設計，應對良率與性能挑戰
近日，據韓媒最新報道，三星電子在面對其12nm級DRAM內存產品的良率和性能雙重困境時，已于2024年底作出了重要決策。為了改善現狀，三星決定在優化現有1b nm工藝的基礎上，全面重新設計新版1b nm DRAM。
這一新版DRAM工藝項目被命名為D1B-P，其重點將放在提升能效和散熱性能上。這一命名邏輯與三星此前推出的第六代V-NAND改進版制程V6P相似，顯示出三星在半導體工藝研發上的持續創新與投入。
據了解，在決定啟動D1B-P項目時，三星現有的12nm級DRAM工藝良率僅為60%左右，遠低于業界普遍認為的大規模量產所需的80%~90%良率水平。這一低良率不僅影響了產品的性能穩定性，也增加了生產成本，對三星的市場競爭力構成了嚴峻挑戰。
因此，三星此次重新設計1b nm DRAM的舉措，不僅是對當前困境的積極應對，更是對未來市場競爭的提前布局。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
DRAM
+關注
關注
40文章
2343瀏覽量
185178 -
內存
+關注
關注
8文章
3109瀏覽量
74992 -
三星
+關注
關注
1文章
1685瀏覽量
32372
發布評論請先 登錄
相關推薦
熱點推薦
三星3nm良率僅20%，仍不放棄Exynos 2500處理器，欲打造“十核怪獸”
，導致Exynos 2500良率不佳的原因是，這顆SoC基于三星第二代3nm GAA制程工藝——SF3工藝，然而目前第二代SF3工藝的良
三星在4nm邏輯芯片上實現40%以上的測試良率
較為激進的技術路線，以挽回局面。
4 月 18 日消息，據韓媒《ChosunBiz》當地時間 16 日報道，三星電子在其 4nm 制程 HBM4 內存邏輯芯片的初步測試生產中取得了40% 的良
發表于 04-18 10:52
三星調整1cnm DRAM設計，力保HBM4量產
據韓國媒體報道，三星電子正面臨其第六代1cnm DRAM的良品率挑戰，為確保HBM4內存的順利量產，公司決定對設計進行重大調整。
三星否認重新設計1b DRAM
據DigiTimes報道，三星電子對重新設計其第五代10nm級DRAM（1b DRAM）的報道予以否認。 此前，ETNews曾有報道稱，
三星1c nm DRAM開發良率里程碑延期
據韓媒MoneyToday報道，三星電子已將其1c nm(1-cyano nanometer)DRAM內存開發的
三星或重新設計1a DRAM以提升HBM質量
三星電子正面臨嚴峻挑戰，特別是在其半導體業務領域。除了代工業務停滯的問題，該公司在高帶寬存儲器（HBM）市場的競爭力也引發了廣泛關注。據業內人士透露，為了提升在HBM領域的競爭力，三星可能會著手重新設計部分
三星確認平澤P4工廠1c nm DRAM內存產線投資
據韓國媒體最新報道，三星電子已正式確認在平澤P4工廠投資建設先進的1c nm DRAM內存產線，并預計該產線將于明年6月正式投入運營。這一舉措標志著
三星3nm芯片良率低迷，量產前景不明
近期，三星電子在半導體制造領域遭遇挑戰，其最新的Exynos 2500芯片在3nm工藝上的生產良率持續低迷，目前仍低于20%，遠低于行業通常
SK海力士擴大1b nm DRAM產能以應對HBM3E需求
據韓國媒體報道，為了應對市場對高性能HBM3E（高帶寬內存第三代增強版）內存的激增需求，全球知名半導體制造商SK海力士已決定大幅增加其1b nm
SK海力士擴產1b DRAM,引領存儲行業新熱潮
在6月17日傳來的最新消息中，全球知名的半導體制造商SK海力士正積極布局，大力擴展其第5代1b DRAM的生產規模。這一舉措旨在應對日益增長的高帶寬內存（HBM）和DDR5 DRAM的
SK海力士加大1b DRAM產能以滿足市場需求
在全球半導體產業風起云涌的當下，SK海力士再次展現出其前瞻性和決斷力。據行業內部消息透露，該公司正積極擴大其第5代1b DRAM的生產規模，以應對當前市場對HBM（高帶寬內存）及DDR5 DR
工商網監
評論