文章來源：半導體與物理

原文作者：jjfly686

本文簡單介紹了體硅FinFET和SOI FinFET之間的結構差異與工藝差異。

在半導體制造領域，晶體管結構的選擇如同建筑中的地基設計，直接決定了芯片的性能上限與能效邊界。當制程節點推進到22nm以下時，傳統平面晶體管已無法滿足需求，鰭式場效應晶體管(FinFET) 以其三維立體結構成為行業主流。然而在FinFET陣營內部，一場關于“地基材料”的技術路線競爭悄然展開——這便是Bulk Silicon(體硅) 與SOI(絕緣體上硅) 兩大技術的對決。這場對決不僅關乎性能極限的突破，更牽動著芯片成本與可靠性的微妙平衡，成為半導體行業持續演進的關鍵戰場。

結構差異：從物理基礎看技術分野

Bulk Silicon FinFET：深槽隔離的工程杰作

Bulk Silicon FinFET基于常規硅晶圓制造，其核心挑戰在于如何在導電的硅襯底上實現相鄰晶體管間的有效隔離。為實現這一目標，工程師們開發了淺溝槽隔離(STI) 技術：通過等離子刻蝕在硅襯底上挖出深達數百納米的溝槽;填充二氧化硅(SiO?) 或氮化硅(Si?N?) 作為絕緣材料;在隔離區域之間形成垂直硅鰭(典型高度30-50nm，寬度5-10nm);柵極從三面包裹硅鰭，增強溝道控制能力。

這一結構的復雜性在截面圖中顯露無遺：硅鰭底部與襯底直接相連，需要通過精密摻雜在鰭基形成隔離層，防止漏電流向襯底擴散。隨著鰭高度的增加，摻雜均勻性控制成為難點，可能引發隨機摻雜漲落(RDF) 導致的閾值電壓波動。

SOI FinFET：天然絕緣的優雅設計

SOI FinFET則構建在特殊的三層晶圓上：頂層硅(~10nm)：用于刻蝕形成晶體管鰭片;埋氧層(BOX)(~25nm)：二氧化硅絕緣層，隔絕襯底;基底硅：僅起機械支撐作用。

這種結構帶來了革命性簡化：無需STI刻蝕：埋氧層自然隔離相鄰器件;消除鰭基摻雜：BOX層阻擋垂直漏電路徑;硅鰭全耗盡：超薄頂層硅確保柵極完全控制溝道。

從電子顯微鏡圖像可見，SOI FinFET的硅鰭如精致的雕塑般矗立在光滑的氧化層上，與Bulk Silicon中復雜的隔離結構形成鮮明對比。

工藝復雜度：從制造流程看成本控制

Bulk Silicon FinFET：繁瑣但成熟的前端工藝

Bulk Silicon FinFET的制造前端包含多個高精度步驟：

1、深槽刻蝕：反應離子刻蝕(RIE)形成STI溝槽，深寬比達5：1以上;

2、隔離填充：原子層沉積(ALD)氮化硅+二氧化硅填充溝槽;

3、化學機械拋光(CMP)：去除多余隔離材料，實現全局平坦化;

4、鰭基注入：傾斜離子注入形成P/N阱與防穿通摻雜層;

5、硅鰭刻蝕：多重曝光光刻+刻蝕定義鰭陣列;

這些步驟不僅增加5-7道光罩，更引入摻雜均勻性和刻蝕深寬比等控制難點。特別是鰭基注入環節，需精確控制摻雜輪廓以平衡泄漏與性能，退火過程易導致雜質擴散，影響閾值電壓穩定性。

SOI FinFET：簡化的前端流程

SOI工藝大幅簡化前端制程：

跳過STI：BOX層已實現天然隔離，僅需定義有源區圖形;

省略鰭基注入：埋氧層阻斷漏電，無需復雜摻雜工程;

直接鰭刻蝕：在超薄頂層硅上一步形成全耗盡硅鰭;

這種簡化使SOI FinFET的前端工藝步驟減少約30%，顯著降低成本。