用戶可以使用IP集成器連接IP模塊創(chuàng)建復(fù)雜的系統(tǒng)設(shè)計(jì)。通過接口構(gòu)建基于模塊的設(shè)計(jì),一般情況下接口包含多個(gè)總線和大量的信號線。因此,為了方便在硬件上調(diào)試那些包含大量接口的設(shè)計(jì),就需要驗(yàn)證設(shè)計(jì)的接口連接。
IP集成器的AXI接口調(diào)試特性提供了這種支持。通過使用System ILA IP,可以讓用戶更容易的監(jiān)聽和調(diào)試總線接口和設(shè)計(jì)模塊的信號。實(shí)現(xiàn)調(diào)試功能的第一步是給接口或者線加上debug標(biāo)記。只需要簡單的點(diǎn)擊鼠標(biāo)右鍵,在彈出的菜單里選擇Debug。AXI接口或者IP集成器上可以看到的其他接口都可以被打上Debug的標(biāo)記。
下一步設(shè)計(jì)輔助器可以自動(dòng)地將接口和線連接到System ILA IP,設(shè)計(jì)輔助器也會(huì)為System ILA配置一些主要的功能。如果需要的話,用戶可以進(jìn)一步配置。需要debug的線被打上標(biāo)記并連接到System ILA IP后,下一步需要檢驗(yàn)設(shè)計(jì)。這是為了確保所有的線和接口正確的接到了System ILA。
校驗(yàn)設(shè)計(jì)后,不再需要額外的步驟,與后續(xù)的流程是無縫銜接的。點(diǎn)擊實(shí)現(xiàn)設(shè)計(jì)和生成bitstream,用戶可以完成所有的流程,然后快速的調(diào)試。在硬件管理器中,由于經(jīng)過綜合和實(shí)現(xiàn)接口被保護(hù)了,所以它們是以組的形式在波形窗口顯示的。這樣就不需要對AXI的行為做很復(fù)雜的解釋,否則就需要對每個(gè)接口做信號級的分析。用戶可以看到多個(gè)AXI接口的傳輸,由事件觸發(fā),與系統(tǒng)同步采集數(shù)據(jù)。而且,它們可以使能協(xié)議校驗(yàn),或者其他的有助于準(zhǔn)確調(diào)試的特定選項(xiàng)。
-
AXI
+關(guān)注
關(guān)注
1文章
136瀏覽量
17251 -
IP集成器
+關(guān)注
關(guān)注
0文章
4瀏覽量
5854
原文標(biāo)題:使用IP集成器調(diào)試AXI接口
文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
如何使用AXI VIP在AXI4(Full)主接口中執(zhí)行驗(yàn)證和查找錯(cuò)誤
創(chuàng)建AXI Sniffer IP以在Vivado IP Integrator中使用教程
AXI4S接口視頻協(xié)議在視頻IP中的應(yīng)用總結(jié)
Northwest Logic支持Xilinx IP集成器工具流

AXI接口簡介_AXI IP核的創(chuàng)建流程及讀寫邏輯分析

如何使用Xilinx AXI進(jìn)行驗(yàn)證和調(diào)試
如何使用Vivado Design Suite IP Integrator的調(diào)試AXI接口
自定義sobel濾波IP核,IP接口遵守AXI Stream協(xié)議
FPGA程序設(shè)計(jì):如何封裝AXI_SLAVE接口IP

全面介紹ZYNQ-AXI互聯(lián)IP

AXI_GP接口和AXI_HP接口的相關(guān)內(nèi)容
自定義AXI-Lite接口的IP及源碼分析

評論