女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在IP集成器中調(diào)試AXI接口有哪些優(yōu)勢?

YCqV_FPGA_EETre ? 來源:未知 ? 作者:胡薇 ? 2018-04-18 15:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

用戶可以使用IP集成器連接IP模塊創(chuàng)建復(fù)雜的系統(tǒng)設(shè)計(jì)。通過接口構(gòu)建基于模塊的設(shè)計(jì),一般情況下接口包含多個(gè)總線和大量的信號線。因此,為了方便在硬件上調(diào)試那些包含大量接口的設(shè)計(jì),就需要驗(yàn)證設(shè)計(jì)的接口連接。

IP集成器的AXI接口調(diào)試特性提供了這種支持。通過使用System ILA IP,可以讓用戶更容易的監(jiān)聽和調(diào)試總線接口和設(shè)計(jì)模塊的信號。實(shí)現(xiàn)調(diào)試功能的第一步是給接口或者線加上debug標(biāo)記。只需要簡單的點(diǎn)擊鼠標(biāo)右鍵,在彈出的菜單里選擇Debug。AXI接口或者IP集成器上可以看到的其他接口都可以被打上Debug的標(biāo)記。

下一步設(shè)計(jì)輔助器可以自動(dòng)地將接口和線連接到System ILA IP,設(shè)計(jì)輔助器也會(huì)為System ILA配置一些主要的功能。如果需要的話,用戶可以進(jìn)一步配置。需要debug的線被打上標(biāo)記并連接到System ILA IP后,下一步需要檢驗(yàn)設(shè)計(jì)。這是為了確保所有的線和接口正確的接到了System ILA。

校驗(yàn)設(shè)計(jì)后,不再需要額外的步驟,與后續(xù)的流程是無縫銜接的。點(diǎn)擊實(shí)現(xiàn)設(shè)計(jì)和生成bitstream,用戶可以完成所有的流程,然后快速的調(diào)試。在硬件管理器中,由于經(jīng)過綜合和實(shí)現(xiàn)接口被保護(hù)了,所以它們是以組的形式在波形窗口顯示的。這樣就不需要對AXI的行為做很復(fù)雜的解釋,否則就需要對每個(gè)接口做信號級的分析。用戶可以看到多個(gè)AXI接口的傳輸,由事件觸發(fā),與系統(tǒng)同步采集數(shù)據(jù)。而且,它們可以使能協(xié)議校驗(yàn),或者其他的有助于準(zhǔn)確調(diào)試的特定選項(xiàng)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    136

    瀏覽量

    17251
  • IP集成器
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    5854

原文標(biāo)題:使用IP集成器調(diào)試AXI接口

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何使用AXI VIPAXI4(Full)主接口中執(zhí)行驗(yàn)證和查找錯(cuò)誤

    AXI 基礎(chǔ)第 2 講 一文,曾提到賽靈思 Verification IP (AXI VIP) 可用作為
    發(fā)表于 07-08 09:31 ?3635次閱讀

    創(chuàng)建AXI Sniffer IPVivado IP Integrator中使用教程

    某些情況下,通過嗅探 AXI 接口來分析其中正在發(fā)生的傳輸事務(wù)是很有用的。本文中,我將為大家演示如何創(chuàng)建基本 AXI4-Lite Sni
    發(fā)表于 07-08 09:35 ?1215次閱讀

    使用AXI-Full接口IP進(jìn)行DDR的讀寫測試

    首先對本次工程進(jìn)行簡要說明:本次工程使用AXI-Full接口IP進(jìn)行DDR的讀寫測試。我們的DDR讀寫IP
    的頭像 發(fā)表于 07-18 09:53 ?6188次閱讀
    使用<b class='flag-5'>AXI</b>-Full<b class='flag-5'>接口</b>的<b class='flag-5'>IP</b>進(jìn)行DDR的讀寫測試

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于AXI4和AXI4-Stream互連以及其他AX
    的頭像 發(fā)表于 11-23 16:03 ?3922次閱讀
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator

    AXI4S接口視頻協(xié)議視頻IP的應(yīng)用總結(jié)

    介紹本文總結(jié)了AXI4S接口視頻協(xié)議,該協(xié)議視頻IP的應(yīng)用,對于做過BT.1120總線的,這部分學(xué)習(xí)起來一點(diǎn)問題沒有,只不過信號名稱稍微
    發(fā)表于 11-14 15:15

    Northwest Logic支持Xilinx IP集成器工具流

    Northwest Logic? 的 ?DMA? 內(nèi)核現(xiàn)已支持 ?Vivado? 設(shè)計(jì)套件的 ?IP? 集成器工具流。 IP? 集成器流可
    發(fā)表于 02-09 08:12 ?429次閱讀
    Northwest Logic支持Xilinx <b class='flag-5'>IP</b><b class='flag-5'>集成器</b>工具流

    AXI接口簡介_AXI IP核的創(chuàng)建流程及讀寫邏輯分析

    本文包含兩部分內(nèi)容:1)AXI接口簡介;2)AXI IP核的創(chuàng)建流程及讀寫邏輯分析。 1AXI簡介(本部分內(nèi)容參考官網(wǎng)資料翻譯) 自定義
    的頭像 發(fā)表于 06-29 09:33 ?1.7w次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>簡介_<b class='flag-5'>AXI</b> <b class='flag-5'>IP</b>核的創(chuàng)建流程及讀寫邏輯分析

    如何使用Xilinx AXI進(jìn)行驗(yàn)證和調(diào)試

    了解如何使用Xilinx AXI驗(yàn)證IP有效驗(yàn)證和調(diào)試AXI接口。 該視頻回顧了使用的好處,以及如何使用示例設(shè)計(jì)進(jìn)行模擬。
    的頭像 發(fā)表于 11-20 06:38 ?4409次閱讀

    如何使用Vivado Design Suite IP Integrator的調(diào)試AXI接口

    了解如何使用Vivado Design Suite IP Integrator有效地調(diào)試AXI接口。 本視頻介紹了如何使用該工具的好處,所需的調(diào)試
    的頭像 發(fā)表于 11-29 06:00 ?4263次閱讀

    自定義sobel濾波IP核,IP接口遵守AXI Stream協(xié)議

    自定義sobel濾波IPIP接口遵守AXI Stream協(xié)議
    的頭像 發(fā)表于 08-06 06:04 ?4283次閱讀

    FPGA程序設(shè)計(jì):如何封裝AXI_SLAVE接口IP

    FPGA程序設(shè)計(jì)的很多情形都會(huì)使用到AXI接口總線,以PCIe的XDMA應(yīng)用為例,XDMA兩個(gè)AXI
    的頭像 發(fā)表于 10-30 12:32 ?4771次閱讀
    FPGA程序設(shè)計(jì):如何封裝<b class='flag-5'>AXI</b>_SLAVE<b class='flag-5'>接口</b><b class='flag-5'>IP</b>

    ZYNQDMA與AXI4總線

    接口的構(gòu)架 ZYNQ,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS
    的頭像 發(fā)表于 11-02 11:27 ?4703次閱讀
    ZYNQ<b class='flag-5'>中</b>DMA與<b class='flag-5'>AXI</b>4總線

    全面介紹ZYNQ-AXI互聯(lián)IP

    ,它使用通用的AXI4接口系統(tǒng)中移動(dòng)或轉(zhuǎn)換數(shù)據(jù),而不解釋數(shù)據(jù)。 這些基礎(chǔ)的IP各自有自己的常用的功能,下面列舉出一部分AXI
    的頭像 發(fā)表于 05-11 14:52 ?6998次閱讀
    全面介紹ZYNQ-<b class='flag-5'>AXI</b>互聯(lián)<b class='flag-5'>IP</b>

    AXI_GP接口AXI_HP接口的相關(guān)內(nèi)容

    學(xué)習(xí)關(guān)于ZYNQ IP的GP接口和HP接口的異同,介紹關(guān)于AXI_GP接口
    的頭像 發(fā)表于 07-03 14:17 ?4009次閱讀

    自定義AXI-Lite接口IP及源碼分析

    Vivado 自定義 AXI4-Lite 接口IP,實(shí)現(xiàn)一個(gè)簡單的 LED 控制功能,并將其掛載到
    發(fā)表于 06-25 16:31 ?4059次閱讀
    自定義<b class='flag-5'>AXI</b>-Lite<b class='flag-5'>接口</b>的<b class='flag-5'>IP</b>及源碼分析