概述
AD9850是一款高度集成的器件，采用先進的DDS技術，內置一個高速、高性能數模轉換器和比較器，共同構成完整的數字可編程頻率合成器和時鐘發生器。以精密時鐘源作為基準時，AD9850能產生頻譜純凈的頻率/相位可編程、模擬輸出正弦波。該正弦波可以直接用作頻率源，或轉換為適合捷變時鐘發生器應用的方波。AD9850的創新型高速DDS內核提供一個32位頻率調諧字；對于125 MHz基準時鐘輸入，輸出調諧分辨率可以達到0.0291 Hz。AD9850的電路架構允許產生最高達到基準時鐘頻率一半（或62.5 MHz）的輸出頻率，而且輸出頻率能以最高每秒2300萬新頻率的速率發生數字式改變（異步）。該器件還提供五位數字控制相位調制，使其輸出能夠以180°、90°、45°、22.5°、11.25°及其任意組合的增量發生相移。AD9850還內置一個高速比較器，它經過配置可以接受DAC的（外部）濾波輸出，以產生低抖動方波輸出，這樣該器件便可用作捷變時鐘發生器。

頻率調諧、控制和相位調制字均以并行字節或串行加載格式載入AD9850。并行加載格式由一個8位控制字（字節）的五次迭代加載組成，第一個字節控制相位調制、省電使能和加載格式，第二至第五個字節組成32位頻率調諧字。串行加載通過單個引腳上的40位串行數據流完成。AD9850完整DDS利用先進的CMOS技術提供這一突破性功能與性能，而功耗僅155 mW（+3.3 V電源）。

AD9850采用節省空間的28引腳SSOP表面貼裝封裝，工作溫度范圍為–40°C至+85°C擴展工業溫度范圍。
數據表：*附件：AD9850 CMOS、125 MHz完整DDS頻率合成器技術手冊.pdf
特性

• 125 MHz時鐘速率
• 片內高性能DAC和高速比較器
• DAC SFDR > 50 dB (40 MHz AOUT)
• 32位頻率調諧字
• 簡化的控制接口：并行字節或串行加載格式
• 相位調制能力
• 3.3 V或5 V單電源供電
• 低功耗：380 mW（125 MHz，5 V）
  155 mW（100 MHz，3.3 V）
• 省電功能
• 超小型28引腳SSOP封裝

框圖

引腳配置描述

典型性能特征

工作原理與應用

AD9850采用直接數字合成（DDS）技術，以數字控制振蕩器的形式，在10位高速數模轉換器的幫助下生成頻率/相位可調的正弦波。數模轉換器將數字波形轉換為模擬波形，片上高速比較器將模擬正弦波轉換為低電壓正射極耦合邏輯（LVTTL）/互補金屬氧化物半導體（CMOS）兼容的方波輸出。DDS技術具有創新的電路架構，可實現對輸出頻率的全數字控制，從而實現高分辨率的輸出頻率控制。AD9850允許輸出頻率分辨率達到0.0291Hz，基準時鐘為125MHz時可實現相位連續變化。

圖4展示了配置為時鐘發生器的AD9850的基本功能框圖和信號流。

DDS電路本質上是一個數字分頻器功能，其增量分辨率由參考時鐘除以調諧字中的位數確定。相位累加器是一個可變模計數器，它接收時鐘脈沖時存儲相位增量數。當計數器溢出時，它會折返，使相位累加器的輸出連續。

頻率調諧字設置計數器的模數，這實際上決定了相位增量（Δ相位）的大小，即下一個時鐘脈沖時相位累加器的增加值。加法增量越大，輸出頻率越高，從而實現更高的輸出頻率。AD9850使用一種創新的專有算法，將數學上精確的14位截斷值轉換為近似余弦值。這種獨特的算法利用了簡化的只讀存儲器（ROM）查找表和數字信號處理器（DSP）技術來執行此功能，有助于將AD9850的尺寸和功耗降至最低。AD9850的輸出頻率、參考時鐘和調諧字之間的關系由以下公式確定：

其中：

• ΔPhase是32位調諧字的值。
• f_{CLKIN} 是輸入參考時鐘頻率，單位為MHz。
• f_{OUT} 是輸出頻率，單位為MHz。

DDS模塊的數字正弦波輸出驅動內部10位高速數模轉換器，該轉換器將正弦波重構為模擬波形。這種DDS具有優化的動態性能和低雜散能量，體現為AD9850的低抖動性能。