概述
AD9518-11 提供多路輸出時鐘分配功能，具有亞皮秒級抖動性能，并且集成片內(nèi)PLL和VCO。片內(nèi)VCO的調(diào)諧頻率范圍為2.30 GHz至2.65 GHz。也可以使用最高2.4 GHz的外部VCO/VCXO。
數(shù)據(jù)表：*附件：AD9518-1 6路輸出時鐘發(fā)生器，集成2.5GHz VCO技術(shù)手冊.pdf

AD9518-1強調(diào)低抖動和相位噪聲以實現(xiàn)數(shù)據(jù)轉(zhuǎn)換器的優(yōu)較佳性能，同時能夠滿足其他應用所需的嚴格相位噪聲和抖動要求。

AD9518-1具有六個LVPECL輸出（三對）。LVPECL輸出的工作頻率可達1.6 GHz。

對于需要額外輸出、晶體參考輸入、零延遲或EEPROM的應用以便在啟動時自動配置，提供[AD9520]和[AD9522]。

此外，[AD9516]和[AD9517]類似于[AD9518]，但具有不同的輸出組合。

每對輸出均有分頻器，其分頻比和粗調(diào)延遲（或相位）均可以設(shè)置。LVPECL輸出的分頻范圍為1至32。

AD9518-1提供48引腳LFCSP封裝，可以采用3.3 V單電源供電。將電荷泵電源(VCP)與5V電壓相連時，可以使用外部VCO，它需要更寬的電壓范圍。獨立的LVPECL電源可以為2.5 V至3.3 V（標稱值）。

AD9518-1的額定工作溫度范圍為?40°C至+85°C工業(yè)溫度范圍。

應用

• 低抖動、低相位噪聲時鐘分配
• 10/40/100 Gb/s網(wǎng)絡線路卡，包括SONET、同步以太網(wǎng)、OTU2/3/4
• 前向糾錯(G.710)
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘
• 高性能無線收發(fā)器
• 自動測試設(shè)備(ATE)和高性能儀器儀表

特性

• 低相位噪聲鎖相環(huán)(PLL)
  欲了解更多信息，請參閱數(shù)據(jù)手冊
• 3對1.6 GHz LVPECL輸出
  每對輸出共用1至32分頻器和粗調(diào)相位延遲
  加性輸出抖動：225 fs均方根值
  通道間偏斜成對輸出小于10 ps
• 上電時所有輸出自動同步
• 提供手動輸出同步
• 采用48引腳LFCSP封裝

框圖

時序圖

引腳配置描述

典型性能特征

工作原理

工作配置

AD9518有多種配置方式。這些配置需通過加載控制寄存器來設(shè)置（見表42至表49 ）。每個部分或功能都必須通過在相應控制寄存器中單獨設(shè)置合適的位來進行編程。

高頻時鐘分配——CLK或外部VCO > 1600 MHz

AD9518的上電默認配置為PLL斷電，且路由分配設(shè)置為CLK/CLK輸入通過VCO分頻器連接到分配部分（二分頻/三分頻/四分頻/五分頻/六分頻，詳見表3 ），從而將輸入信號分頻至2.4 GHz。通道分頻器可接受的最大頻率為1600 MHz，因此，高于此頻率的輸入在進入通道分頻器前必須先進行降頻。這種輸入路由方式也可用于較低頻率輸入，但在使用通道分頻器前，最小分頻比為2。

當啟用PLL時，這種路由方式還允許使用頻率低于2400 MHz的外部VCO或VCXO的PLL。在此配置中，內(nèi)部VCO不使用且處于斷電狀態(tài)。外部VCO/VCXO直接接入預分頻器。

表20中所示的寄存器設(shè)置是這些寄存器在上電或復位操作后的默認值。如果在電源啟動或復位后，寄存器內(nèi)容因先前編程而改變，也可有意將這些寄存器設(shè)置為這些默認值。

在對相應寄存器值編程后，必須將寄存器0x232設(shè)置為0x01，這些值才能生效。

使用帶外部VCO的內(nèi)部PLL時，必須啟用PLL。

外部VCO需要一個外部環(huán)路濾波器，該濾波器必須連接在CP和VCO的調(diào)諧引腳之間。此環(huán)路濾波器決定了PLL的環(huán)路帶寬和穩(wěn)定性。務必為所用VCO選擇合適的PFD極性。