女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Cortex R52內核Cache的相關概念(2)

瑞薩MCU小百科 ? 來源:瑞薩MCU小百科 ? 2024-07-15 10:35 ? 次閱讀

Cache相關概念

3Outer&Inner R/W allocate

表示分配方式為外部和內部都是讀寫分配。

讀/寫分配是一種內存訪問策略,用于確定處理器在訪問內存時是否需要將數據加載到高速緩存中。具體來說:

讀分配:當處理器需要從內存中讀取數據時,如果該數據不在高速緩存中,則會將相應的數據塊加載到高速緩存中,以便處理器能夠更快地訪問和處理數據。

寫分配:當處理器需要向內存寫入數據時,如果寫入的數據不在高速緩存中,則會先將相應的數據塊加載到高速緩存中,并在高速緩存中進行寫操作,然后再將更新后的數據寫入到內存中。讀/寫分配可以影響系統的性能表現,合理選擇讀/寫分配策略可以提高數據訪問的效率和速度。

如果外部和內部都是讀/寫分配,表示處理器在與外部存儲器和內部緩存之間的數據交互時,都采用讀/寫分配的方式來管理數據的加載和寫入操作。這樣的設置可以根據具體場景提高數據訪問的效率和性能。

4Write-Back,Write-Through

Write-back寫回,和Write-Through寫透是兩種不同的緩存策略,它們在處理器訪問數據時的行為有所不同:在寫回策略下,當處理器要寫入數據時,數據首先被寫入到緩存中,而不是直接寫入到內存中。只有在緩存行被替換出去時,才會將被修改的數據寫回到內存中。這樣可以減少對內存的頻繁寫入操作,提高緩存的利用率和性能。

在寫透策略下,當處理器要寫入數據時,數據會同時被寫入到緩存和內存中。每次寫操作都會導致數據被同步寫入到內存,確保內存和緩存中的數據一致性。雖然可以保證數據的一致性,但可能會增加寫操作的延遲。

效率上來說,寫回策略通常比寫透策略效率更高。這是因為寫回策略減少了對內存的頻繁寫入,利用了緩存的特性來減少內存訪問次數,提高了系統整體的性能。然而,寫回策略需要額外的控制邏輯來管理緩存中數據與內存之間的一致性,因此需要更多的硬件支持。選擇哪種策略取決于系統的設計需求和性能優化目標。

5Outer&Inner non-allocate

外部和內部都是非分配的意味著在存儲器屬性中指定了不進行分配(non-allocate)的方式。這意味著處理器在訪問這種類型的內存時,不會將數據加載到高速緩存中進行緩存,而是直接在內存中讀取或寫入數據。

當外部和內部都是非分配時,處理器在訪問這段內存時不會將其內容緩存起來,而是每次都直接從內存讀取或寫入數據。這種方式可能會增加內存訪問的延遲,但可以確保處理器訪問的數據是最新的,適用于對數據實時性要求較高的場景。

6Outer&Inner non-cacheable

表示外部和內部都不開緩存

7Non-transient可以理解為非瞬態

"transient" 通常用來描述一種短暫存在或暫時性的狀態或屬性。而 "non-transient" 則表示相反的情況,即不是短暫的或不是暫時的。

在代碼中提到的 "non-transient" 和 "transient" 可能用來描述內存訪問屬性的持久性或持續性。例如,如果一個內存區域被標記為 "non-transient",可能意味著該區域的屬性在一段時間內保持不變,而不是臨時性的或隨機變化的。

0bfe59a8-3f5a-11ef-a4c8-92fbcf53809c.png

點擊可查看大圖

這里要注意的一點是:如上圖紅框所示CortexR52的內核的write-back被當成是write-through來對待。

System ram的MPU配置說明

0c3a20a0-3f5a-11ef-a4c8-92fbcf53809c.png

點擊可查看大圖

這里的ATTRINDEX1對應的就是Attr1的配置,其它的序號也是一一對應的。

0c6464f0-3f5a-11ef-a4c8-92fbcf53809c.png

點擊可查看大圖

Attr1可以看出他的配置是正常存儲設備,內外部讀寫分配,并且是寫透的cache策略,這面要注意的是,打開cache一定要是non_shareable

我們再看一下下圖中System RAM mirror:的MPU配置策略與system ram正好相反,ATTRINDEX3對應的Attr3是沒有使能cache,卻是“outer_shareable”的狀態。這個也好理解,因為開cache,又開共享的話會影響數據一致性的。

0c795734-3f5a-11ef-a4c8-92fbcf53809c.png

點擊可查看大圖

下個章節將介紹Cortex R52具體的緩存操作的實踐和性能測試。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19811

    瀏覽量

    233585
  • 內核
    +關注

    關注

    3

    文章

    1410

    瀏覽量

    41111
  • Cortex
    +關注

    關注

    2

    文章

    203

    瀏覽量

    47149

原文標題:解密Cortex R52內核Cache:操作實踐、性能測試與深度解析(2)

文章出處:【微信號:瑞薩MCU小百科,微信公眾號:瑞薩MCU小百科】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    在IAR Embedded Workbench for Arm中使用Arm Cortex-R52 NEON

    隨著嵌入式系統變得越來越智能,對嵌入式處理器的要求也越來越高。為了更好應對汽車、醫療和工業機器人等領域對嵌入式處理器的要求,Arm推出了采用Armv8-R架構的Cortex-R52Cortex-R52相對之前的處理器引入了很多
    的頭像 發表于 06-05 09:57 ?397次閱讀
    在IAR Embedded Workbench for Arm中使用Arm <b class='flag-5'>Cortex-R52</b> NEON

    如何從R52_0使用SD Boot啟動S32z ?

    有人能夠從 R52_0 使用 SD Boot 啟動 S32z 嗎? 如果是,如何初始化 IVT 工具并創建圖像 blob? 我能夠從 SD 卡啟動 M33,但 R52 失敗......
    發表于 03-17 06:10

    具有OTFD和安全功能的高性能和優化的實時響應MPU RZ/T2ME數據手冊

    ?-R52 內核,可進行實時控制,而且還擁有能夠與 CPU 直接連接的大容量緊密耦合內存(576KB),以實現高性能實時處理。 此外,它還可以將電機控制的外設布置到能直接連接至 CPU 的 LLPP
    的頭像 發表于 03-14 16:00 ?389次閱讀
    具有OTFD和安全功能的高性能和優化的實時響應MPU RZ/T<b class='flag-5'>2</b>ME數據手冊

    可實現工業 AC Servo 和控制器高速處理的多功能 MPU RZ/T2M 數據手冊

    ? Cortex?-R52 內核,可進行實時控制,而且還擁有能夠與 CPU 直接連接的大容量緊密耦合內存(576KB),以實現高性能實時處理。 此外,它還可以將電機控制的外設布置到能直接連接至 CPU
    的頭像 發表于 03-14 15:39 ?426次閱讀
    可實現工業 AC Servo 和控制器高速處理的多功能 MPU RZ/T<b class='flag-5'>2</b>M 數據手冊

    通過EtherCAT實現高速、高精度實時控制的高性能MPU RZ/T2L數據手冊

    RZ/T2L 是一款高性能 MPU,可通過 EtherCAT 實現高速、高精度的實時控制。 RZ/T2L 搭載最大頻率為 800MHz 的 Arm? Cortex?-R52
    的頭像 發表于 03-14 15:07 ?334次閱讀
    通過EtherCAT實現高速、高精度實時控制的高性能MPU RZ/T<b class='flag-5'>2</b>L數據手冊

    集成應用處理功能和高精度實時控制性能的高端 MPU RZ/T2H數據手冊

    所需的處理能力和外設功能。 Quad Arm? Cortex-A55 CPU 內核(1200MHz) 用于應用處理,兩個 Arm? Cortex?-R52 CPU
    的頭像 發表于 03-14 14:44 ?440次閱讀
    集成應用處理功能和高精度實時控制性能的高端 MPU RZ/T<b class='flag-5'>2</b>H數據手冊

    STM32WBA52CEU可以用標準庫開發嗎?

    手頭有一塊慶科的EMB1073開發板,其處理器是STM32WBA52CEU,內核Cortex-M33。 下載的Keil.STM32WBAxx_DFP.1.2.1安裝后,從Keil V5.23上可以
    發表于 03-13 06:34

    R5F(MCU2_0)上OpenVx主機的概念驗證啟用

    電子發燒友網站提供《R5F(MCU2_0)上OpenVx主機的概念驗證啟用.pdf》資料免費下載
    發表于 09-12 09:39 ?0次下載
    <b class='flag-5'>R</b>5F(MCU<b class='flag-5'>2</b>_0)上OpenVx主機的<b class='flag-5'>概念</b>驗證啟用

    解析Arm Neoverse N2 PMU事件L2D_CACHE_WR

    有客戶希望我們幫忙分析 Eigen gemm 基準測試的一些執行情況。具體來說是為什么 L1D_CACHE_WR 的值會低于 L2D_CACHE_WR,這種情況令人費解。
    的頭像 發表于 09-03 11:42 ?1727次閱讀
    解析Arm Neoverse N<b class='flag-5'>2</b> PMU事件L<b class='flag-5'>2D_CACHE</b>_WR

    Arm Cortex-R82AE賦能高性能區域控制器設計

    在之前的一篇推文中我曾談到過,汽車行業的近期發展趨勢正在推動對汽車架構中區域控制器和域控制器的需求。而基于 Armv8-R 的 Arm Cortex-R52Cortex-R52+ 核心正是滿足
    的頭像 發表于 09-02 10:23 ?902次閱讀

    RM57L843基于ARM? Cortex?-R內核的Hercules?微控制器數據表

    電子發燒友網站提供《RM57L843基于ARM? Cortex?-R內核的Hercules?微控制器數據表.pdf》資料免費下載
    發表于 08-08 10:52 ?4次下載
    RM57L843基于ARM? <b class='flag-5'>Cortex</b>?-<b class='flag-5'>R</b><b class='flag-5'>內核</b>的Hercules?微控制器數據表

    TMS570LC4357基于ARM Cortex?-R內核的Hercules?微控制器數據表

    電子發燒友網站提供《TMS570LC4357基于ARM Cortex?-R內核的Hercules?微控制器數據表.pdf》資料免費下載
    發表于 08-07 11:01 ?4次下載
    TMS570LC4357基于ARM <b class='flag-5'>Cortex</b>?-<b class='flag-5'>R</b><b class='flag-5'>內核</b>的Hercules?微控制器數據表

    Cortex R52內核Cache的具體操作(2

    ,clean等操作。雖然目前在cortex R52內核很少需要操作cache,但是本節依然給一些操作指導和實踐,以備以后不時之須。
    的頭像 發表于 07-15 15:44 ?2033次閱讀
    <b class='flag-5'>Cortex</b> <b class='flag-5'>R52</b><b class='flag-5'>內核</b><b class='flag-5'>Cache</b>的具體操作(<b class='flag-5'>2</b>)

    Cortex R52內核Cache相關概念(1)

    在開始閱讀本系列文章之前,請先參閱《有關CR52 MPU配置說明》。因為這篇文章講述了,cache配置所涉及到的寄存器的設置和MPU的一些基本概念。如果讀者都已經理解了上述內容,可以跳過。本章內容主要講述
    的頭像 發表于 07-15 10:37 ?2269次閱讀
    <b class='flag-5'>Cortex</b> <b class='flag-5'>R52</b><b class='flag-5'>內核</b><b class='flag-5'>Cache</b>的<b class='flag-5'>相關</b><b class='flag-5'>概念</b>(1)

    CortexR52內核Cache的具體操作

    ,clean等操作。雖然目前在cortex R52內核很少需要操作cache,但是本節依然給一些操作指導和實踐,以備以后不時之須。
    的頭像 發表于 07-15 10:32 ?1826次閱讀
    CortexR<b class='flag-5'>52</b><b class='flag-5'>內核</b><b class='flag-5'>Cache</b>的具體操作