女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

【華秋干貨鋪】PCB布線技巧升級:高速信號篇

華秋電子 ? 2023-08-03 17:31 ? 次閱讀

如下表所示,接口信號能工作在8Gbps及以上速率,由于速率很高,PCB布線設計要求會更嚴格,在前幾篇關于PCB布線內容的基礎上,還需要根據本篇內容的要求來進行PCB布線設計。

1ffef197d55f434cac5df3e54f4f04d0~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=zKeH0cLIRMmSmYZHdJrTNjt%2FjAU%3D

高速信號布線時盡量少打孔換層,換層優先選擇兩邊是GND的層面處理。盡量收發信號布線在不同層,如果空間有限,需收發信號走線同層時,應加大收發信號之間的布線距離。

針對以上高速信號還有如下方面的要求:

01

BGA焊盤區域挖參考層

如果接口的工作速率≥8Gbps,建議在BGA區域,挖掉這些信號正下方的L2層參考層,以減小焊盤的電容效應,挖空尺寸R=10mil。

如果接口的工作速率<8Gbps,例如DP接口只工作在5.4Gbps,那么不用挖BGA區域的參考層,如下圖所示。

61ec5b45c3aa4d87883655d93df05515~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=ij9uheHflm6OmiUzP7QjKJYKYF0%3D

02

避免玻纖編織效應

PCB基板是由玻璃纖維和環氧樹脂填充壓合而成。玻璃纖維的介電常數大約是6,樹脂的介電常數一般不到3。在路徑長度和信號速度方面發生的問題,主要是由于樹脂中的玻璃纖維增強編織方式引起的。

較為普通的玻璃纖維編織中的玻璃纖維束是緊密絞合在一起的,因此束與束之間留出的大量空隙需要用樹脂填充,PCB中的平均導線寬度要小于玻璃纖維的間隔,因此一個差分對中的一條線可能有更多的部分在玻璃纖維上、更少的部分在樹脂上,另一條線則相反(樹脂上的部分比玻璃纖維上的多)。這樣會導致D+和D-走線的特性阻抗不同,兩條走線的時延也會不同,導致差分對內的時延差進而影響眼圖的質量。

8440db725fd244a89edbf60cd58bbd05~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=2PyQBV8LQSmjipj9HUOAPNQfRbM%3D

當接口的信號速率達到8Gbps,且走線長度超過1.5inch,需謹慎處理好玻纖編織效應。建議采用以下方式之一來避免玻纖編織效應帶來的影響。

方式一:改變走線角度,如按10°~ 35°,或PCB生產加工時,將板材旋轉10°以保證所有走線都不與玻纖平行,如下圖所示。

a340116b5b9f4945b671a1b90207aa05~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=W79Jd4DwWHm2orN1oiLOgwpbjig%3D

方式二:使用下圖走線,則W至少要大于3倍的玻纖編織間距,推薦值W=60mil,θ=10°,L=340mil。

ef50d04067a24e5ea515b76f44201d6d~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=ObxpDneSVFkbxANelywxGr9E1Ns%3D

03

差分過孔建議

1、高速信號盡量少打孔換層,換層時需在信號孔旁邊添加GND過孔。地過孔數量對差分信號的信號完整性影響是不同的。無地過孔、單地過孔以及雙地過孔可依次提高差分信號的信號完整性。

2、選擇合理的過孔尺寸。對于多層一般密度的PCB設計來說,選用0.25mm/0.51mm/0.91mm(鉆孔/焊盤/POWER隔離區)的過孔較好;對于一些高密度的PCB也可以使用0.20mm/0.46mm/0.86mm 的過孔,也可以嘗試盲埋孔設計。

3、過孔中心距的變化,對差分信號的信號完整性影響是不同的。對于差分信號,過孔中心距過大或過小,均會對信號完整性產生不利影響。

4、如果接口的工作速率≥8Gbps,那么這些接口差分對的過孔尺寸建議根據實際疊層進行仿真優化。

ac38f939672e46ff9f439817b088f96d~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=uyIuBdRJA%2FNZtXTz0OKENhwnVkI%3D

以下給出基于EVB一階HDI疊層的過孔參考尺寸:

R_Drill=0.1mm (鉆孔半徑)

R_Pad=0.2mm (過孔焊盤半徑)

D1:差分過孔中心間距

D2:表層到底層的反焊盤尺寸

D3:信號過孔與回流地過孔的中心間距

4508f0c807434ca38410e76247351a0e~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=CC0U%2BO%2BlV2nGNmB8j7bkRJpX6ZM%3D

04

耦合電容優化建議

1、耦合電容的放置,按照設計指南要求放置。如果沒有設計指南時,若信號是IC到IC,耦合電容靠近接收端放置;若信號是IC到連接器,耦合電容請靠近連接器放置。

2、盡可能選擇小的封裝尺寸,減小阻抗不連續。

3、如果接口的信號工作速率≥8Gbps,那么這些接口的差分隔直電容建議按如下方式進行優化:

1)根據接口選擇挖空一層或者兩層地平面,如果挖空電容焊盤正下方L2地參考層,需要隔層參考,即L3層要為地參考層;

2)如果挖空L2和L3地參考層,那么L4層要為地參考層。挖空尺寸需根據實際疊層通過仿真確定;以下給出基于EVB一階HDI疊層的參考尺寸。

【注】D1:差分耦合電容之間的中心距;L:挖空長度;H:挖空寬度。

f9a8d2d80c2745caa7f3ce76844d83d0~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=T18DFqUIrrrdjp3z6GrNMKfN8Zg%3D

4、在耦合電容四周打4個地通孔以將L2~L4層的地參考層連接起來,如下圖所示。

a9b0214a80bd4ec18ebaa3da78038ade~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=1%2Ft0W0OZyJrnfvGG6o2JCAee9oY%3D

05

ESD優化建議

1、ESD保護器件的寄生電容必須足夠低,以允許高速信號傳輸而不會降級。

2、ESD需放置在被保護的IC之前,但盡量與連接器/觸點PCB側盡量靠近;放置在與信號線串聯任何電阻之前;放置在包含保險絲在內的過濾或調節器件之前。

3、如果接口的信號工作速率≥8Gbps,那么這些接口的差分對ESD器件建議按以下方式優化。挖空ESD焊盤正下方L2和L3地參考層,L4層作為隔層參考層,需要為地平面。挖空尺寸需結合 ESD型號并根據實際疊層通過仿真確定。

以下給出基于基于EVB一階HDI疊層的所用ESD型號為ESD73034D的參考尺寸:

24cf1717b1db432299021f4b2f8ab8cd~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=vmDke%2FYWLuX0q8UlXau2SSxV%2FKA%3D

4、同時在每個ESD四周打4個地通孔,以將L2~L4層的地參考層連接起來,如下圖所示。

98c7f512432b4f1a81c34af0ae37c937~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=m%2FR6SfSU9Fd9PVGfssdTEQS2CpM%3D

06

連接器優化建議

1、在連接器內走線要中心出線。如果高速信號在連接器有一端信號沒有與GND相鄰PIN時,設計時應在其旁邊加GND孔。

2、如果接口的信號工作速率≥8Gbps,那么這些接口的連接器要能符合相應的標準要求(如HDMI2.1/DP1.4/PCI-E3.0協議標準)。推薦使用這些廠商的連接器:Molex、Amphenol、HRS等等。

3、根據接口選擇挖空一層或者兩層地平面,如果挖空連接器焊盤正下方的L2地參考層,需隔層參考,即L3層要作為地參考層;如果挖空L2和L3的地參考層,那么L4層需要為地平面,作為隔層參考層。挖空尺寸需結合連接器型號并根據實際疊層通過仿真確定。

4、建議在連接器的每個地焊盤各打2個地通孔,且地孔要盡可能靠近焊盤。

以下給出基于EVB一階HDI疊層的挖空參考尺寸:

673461f3d6094797956938378c0e2812~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=l5WlgEkZQgMGGP%2FAOvAwSN09cpQ%3D

連接器推薦布線方式:

b7af79db53034dd8b5bdbc011506e001~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=%2FB1VsE0jCHVnYksuD8B3GMyHEpo%3D

93cbdc70d2434ec0916c42514e80dabf~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=MMdE964epD2P%2BvjG5Qyv5yV0KiA%3D

設計完PCB后,一定要做分析檢查,才能讓生產更順利,這里推薦一款可以一鍵智能檢測PCB布線布局最優方案的工具:華秋DFM軟件,只需上傳PCB/Gerber文件后,點擊一鍵DFM分析,即可根據生產的工藝參數對設計的PCB板進行可制造性分析。

華秋DFM軟件是國內首款免費PCB可制造性和裝配分析軟件,擁有300萬+元件庫,可輕松高效完成裝配分析。其PCB裸板的分析功能,開發了19大項,52細項檢查規則,PCBA組裝的分析功能,開發了10大項,234細項檢查規則

基本可涵蓋所有可能發生的制造性問題,能幫助設計工程師在生產前檢查出可制造性問題,且能夠滿足工程師需要的多種場景,將產品研制的迭代次數降到最低,減少成本。

7aa23d4e41f34e9883e9b22463164376~noop.image?_iz=58558&from=article.pc_detail&x-expires=1691658324&x-signature=88UD8gOL99Qp6PW8mVs63do4duk%3D

華秋DFM軟件下載地址(復制到電腦瀏覽器打開):

https://dfm.elecfans.com/uploads/software/promoter/HQDFM%20V3.7.0_DFMGZH.zip

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4354

    文章

    23428

    瀏覽量

    406921
  • PCB布線
    +關注

    關注

    21

    文章

    469

    瀏覽量

    42525
  • 高速信號
    +關注

    關注

    1

    文章

    240

    瀏覽量

    17994
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規則6、1/4波長規則7、芯片引腳布線二、信號走線下
    的頭像 發表于 05-28 19:34 ?844次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    高層數層疊結構PCB布線策略

    高層數 PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數字接口到具有不同信號完整性要求
    的頭像 發表于 05-07 14:50 ?496次閱讀
    高層數層疊結構<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設計

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來越低,速度越來越快。進入新的時代后,這對于PCB板的設計提出了更高的要求。本文正是基于這種背景下,對高速PCB設計中最重要的環節之一一電源
    發表于 04-29 17:31

    受控阻抗布線技術確保信號完整性

    核心要點受控阻抗布線通過匹配走線阻抗來防止信號失真,從而保持信號完整性。高速PCB設計中,元件與走線的阻抗匹配至關重要。
    的頭像 發表于 04-25 20:16 ?589次閱讀
    受控阻抗<b class='flag-5'>布線</b>技術確保<b class='flag-5'>信號</b>完整性

    建議收藏,這31條PCB設計布線技巧

    相信大家在做PCB設計時,都會發現布線這個環節必不可少,而且布線的合理性,也決定了PCB的美觀度和其生產成本的高低,同時還能體現出電路性能和散熱性能的好壞,以及是否可以讓器件的性能達到
    發表于 04-19 10:46

    PCB設計整板銅說明

    PCB(印制電路板)設計中,整板銅是一個需要仔細考慮的問題。銅,即在PCB的空白區域覆蓋銅膜,這一做法既有其顯著的優勢,也可能帶來一些潛在的問題。是否整板
    的頭像 發表于 04-14 18:36 ?374次閱讀

    一文告訴你為什么不要隨便在高速線旁邊銅!

    1. 阻抗突變與信號反射 問題:高速信號線依賴精確的阻抗控制(如50Ω或100Ω差分)。鄰近銅會改變信號線與參考平面(如地平面)的耦合關系
    發表于 04-07 10:52

    104條關于PCB布局布線的小技巧

    在電子產品設計中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現在,雖然有很多軟件可以實現PCB自動布局
    的頭像 發表于 01-07 09:21 ?971次閱讀
    104條關于<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>的小技巧

    深度解析:PCB高速信號傳輸中的阻抗匹配與信號完整性

    一站式PCBA智造廠家今天為大家PCB設計中什么是高速信號?PCB設計中為什么高頻會出現信號失真。在電子設備制造中,
    的頭像 發表于 12-30 09:41 ?561次閱讀

    高速PCB信號完整性設計與分析

    高速PCB信號完整性設計與分析
    發表于 09-21 11:51 ?4次下載

    秋DFM軟件再升級,熱門功能搶先體驗

    DFM軟件的 SMT分析功能 ,匹配元件庫后,從仿真圖中查看空貼的器件位置。 ★ 新增等長線計算工具 在高頻、高速信號線或有阻抗線的PCB文件中,時長需要控制等長而去人工計算,這樣的方式繁瑣且費時
    發表于 09-11 20:23

    求助,關于雙面板運放PCB銅遇到的疑問求解

    1,在單極性運放PCB銅設計時,思路:bottom layer 銅(電源地),TOP layer銅(信號地),
    發表于 08-16 08:12

    PCB想要做好銅,這幾點不容忽視!

    一站式PCBA智造廠家今天為大家講講高速PCB設計當中鋪銅處理方法有哪些?高速PCB設計銅的正確處理方法。在
    的頭像 發表于 07-30 09:21 ?900次閱讀

    高速ADC PCB布局布線技巧分享

    高速模擬信號鏈設計中,印刷電路板(PCB)布局布線需??要考慮許多選項,有些選項比其它選項更重要,有些選項??則取決于應用。最終的答案各不相同,但在所有情況下,??設計工程師都應盡量
    的頭像 發表于 07-24 08:42 ?1363次閱讀
    <b class='flag-5'>高速</b>ADC <b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>技巧分享

    高速pcb布線規則有哪些

    高速pcb布線規則有哪些 高速PCB布線規則 摘要:隨著電子技術的快速發展,
    的頭像 發表于 06-10 17:33 ?1397次閱讀