目錄：

一、布線的一般原則

1、PCB板知識

2、5-5原則

3、20H原則

4、3W/4W/10W原則(W:Width)

5、重疊電源與地線層規則

6、1/4波長規則

7、芯片引腳布線

二、信號走線下方添加公共接地層

三、網格中添加過孔避免熱點

四、路由高速信號135°走線彎曲

五、增加瓶頸區域外的線距離

六、增加菊花鏈路(避免長存根)

七、差分布線原則

八、正和負信號間的緊密延遲偏差

九、不要在分割平面上路由信號★

十、模擬地和數字地的處理

1、分離模擬和數字地平面

2、模擬和數字地虛擬劃分布局

十一、組件的寬度接近走線寬度

十二、環路面積最小

十三、PCB覆銅

十四、IO接口的外殼

十五、布局建議

1、電容的布局

2、先防護后濾波

一、布線的一般原則

1、PCB板知識

1）每個貫穿孔在電路上增加約 1～3nH 電感，PCB繪圖要點QA匯總。

2）單位長度導線的自感約為 1nH/mm (計算方法參看EMC診斷技術及電磁兼容理論設計之6、布線對濾波電容噪聲抑制能力的影響)。

3）PCB產品設計過程中需要重點考慮EMC，通常70%以上的EMC問題都來自于板級的設計。

2、5-5原則

所謂的五五原則，其實是印制板層數選擇規則，即時鐘頻率達到 5Mhz 或脈沖上升時間小于 5ns，則 PCB 板需采用多層板，這是一般的規則，有時候出于成本等因素的考慮，采用雙層板結構時。這種情況下，最好將印制板的一面作為一個完整的地平面層。

3、20H原則

20H原則的主要目的是為了抑制電源輻射，我們都知道電場具有邊緣效應，就像在電容邊緣的電場是不均勻的，所以為了避免電源的邊緣效應，電源層要相對地層內縮20H，不過一般按照經驗值 GND 層相對板框內縮 20mil(0.508mm)，Power層相對板框內縮 60mil(1.524mm)，即電源相對地內縮 40mil。

對于移動式設備來說，在內縮的距離里面隔 150mil 放置一圈 GND 過孔，如下圖。

4、3W/4W/10W原則(W:Width)

3W/4W 原則主要目的是抑制電磁輻射，放置距離太近發生串擾，故走線間盡量遵循 3W 原則，即線與線之間保持 3 倍線寬的距離，差分線 GAP 間距滿足 4W。如果線中心距不少于 3 倍線寬時，則可保持 70% 的線間電場不互相干擾，稱為 3W 原則。

如要達到 98% 的電場不互相干擾，可使用 10W 規則，一般在設計過程中因走線過密無法所有的信號線都滿足 3W 的話，可只將敏感信號采用 3W 處理，比如時鐘信號，復位信號。

5、重疊電源與地線層規則

不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。

6、1/4波長規則

1/4 是指 PCB 的走線長度要小于這根線上信號波長的 1/4，因為 1/4 的波長的走線就是一個非常好的發射天線。波長 (λ) = 光速/頻率。一般建議小于 1/20λ 才是最佳走線長度。

如 100MHz 頻率的走線， 波長為 3m，1/4λ = 75cm，走線長度最好不要超過 1/20λ = 15cm。

理論依據請移步：EMC診斷技術及電磁兼容理論設計之2、噪聲源的近場與遠場特性。

7、芯片引腳布線

芯片引腳的線不要從焊盤中間連出來，如下圖所示。

二、線號走線下方添加公共接地層

在信號走線下方添加一個公共接地層，確保 PCB 中任意 2 個接地點之間的阻抗最小。

當靠近地平面的外層用于安裝高速組件，如果用微帶線或者共面線的 RF 組件，另一側安裝不太重要的組件。第二個內層用于電源平面，電源平面盡可能大，這樣可以降低阻抗。

有關分層原則詳情移步：PCB Layout各層含義與分層原則。

圖2.1 信號走線下方添加公共接地層

如果想要降低成本，那最好使用雙面 PCB，通過大量過孔互連的走線兩側添加地平面，如果下圖所示。

圖2.2 顯示拼接接地層的過孔的PCB

在單點互連的邏輯和模擬組件設置隔離的接地平面可以降低接地平面的噪聲。需要將一個區域到另一個區域的走線都排在互聯點的上方。如下圖所示。否則，可以添加天線，發送或者接收雜散信號。建議使用完整的單一接地。

圖2.3 返回電流回路

三、網格中添加過孔避免熱點

信號過孔會在電源層和接地層中產生空隙。過孔定位不當會產生電流密度增加的平面區域，這些區域稱為熱點。

避免這些熱點，最好的解決方法是如下圖所示，將過孔放置在網格中，并在過孔之間留出足夠的空間供電源層通過，過孔間隔 15mil。

圖3.1 用網格圖案布線過孔避免熱量

四、路由高速信號135°走線彎曲

在路由高速信號時，彎曲應保持最小。如果需要彎曲，建議 135° 而不是 90°。

如下圖（右側）所示，在 90° 時，不能保證 PCB 蝕刻。此外高速的鋒利邊緣充當天線。

圖4.1 保持135°彎曲，而不是90°

為了達到特特定的走線長度，需要使用蛇形走線。如下圖所示，同一走線中相鄰銅之間的最小距離必須保持為走線寬度的 4倍，每段彎曲應為走線寬度的 1.5 倍。

圖4.2 保持彎曲處的最小距離和段長度

五、增加瓶頸區域外的線距離

走線之間應該保持最小距離，最大程度地減少串擾。串擾水平取決于兩條走線的長度和距離。在某些區域，走線的布線達到了走線比預期更近的瓶頸。這個時候就需要增加額外信號之間的距離。也就是滿足最低要求，間距也可以再增加一點。

圖5.1 盡可能增加走線之間的間距

六、增加菊花鏈路(避免長存根)

增加菊花鏈路保持信號完整性，避免長存根走線。

長短截線可能充當天線，從而增加符合 EMC 標準的問題。存根走線還會產生信號完整性、產生負面影響的反射。高速信號上的上拉或下拉電阻是存根的常見來源。如果需要此類電阻，就需要此類電阻將信號路由為菊花鏈。如下圖所示：

圖6.1 通過實施菊花路由避免存根跟蹤

圖6.2 長存根

圖6.3 Reducing Stub Length

七、差分布線原則

詳情移步：差分布線原則與Altium_Designer設置。

八、正和負信號間的緊密延遲偏差

高速接口對到達目的地的時間有額外的要求，稱為不同走線和信號對之間的時鐘偏差。例如，在高速并行總線中，所有數據信號都需要在一個時間段內達到，以滿足接收器的建立和保持時間要求。

差分對信號要求正負信號走線之間的延遲偏差非常小。因此，使用蛇形來補償任何長度差異，必須要仔細設計蛇形走線的幾何形狀，如下圖，減少阻抗不連續性。

圖8.1 使用推薦的蛇形走線幾何結構

在設計的時候應該將蛇形走線放置在長度不匹配的根部。這確保正負信號分量通過連接并同步傳播，如下圖所示：

圖8.2 將長度校正添加到源的不匹配點

彎曲通常是長度不匹配的來源，補償器應該非常靠近彎曲處放置，最大距離為 15mm，如下圖所示：

圖8.3 將長度補償靠近彎曲處放置

通常 2個彎曲處相互補償，如果彎曲小于 15mm，則不需要使用蛇形進行額外補償。信號的異步傳輸距離不應超過 5mm。

圖8.4 彎曲可以相互補償

差分對連接的每個階段中的失配應單獨匹配。在下圖中，過孔將差分對分成 2段，此處需要單獨補償彎曲。這樣確保了正信號和負信號通過過孔同步傳播。

圖8.5 應在每個段中補償長度差異

PCB 各層的信號速度并不相同，由于很難找出差異，如果需要匹配，最好在同一層走線。

圖8.6 同一接口內的線對最好在同一層布線

在下圖中，電容焊盤內部的走線長度不等。即使信號不使用內部走線。一些 CAD 工具也會將其視為長度計算的一部分，并顯示正信號和負信號之間的長度差。為了盡量減少這種情況，確保 2 個信號的焊盤入口相等。

圖8.7 需要注意一些CAD工具中遇到的長度計算問題

如下圖所示，首選差分對信號的非對稱分流，盡可能避免蛇形走線。

圖8.8 差分對的對稱突破

如果焊盤之間有足夠的空間，則可以為較短的走線包含小環而不是蛇形走線，過孔優于蛇形走線。

圖8.9 差分對的首選分線

九、不要在分割平面上路由信號★

不正確的信號返回會導致噪聲耦合和 EMI 問題。設計人員在路由信號時應始終考慮信號返回路徑。電源軌和低速信號采用最短返回電流路徑，詳見：電源、信號完整性及布線原則之1、信號回流和跨分割。

如下圖所示，與此相反，高速信號的返回電流試圖跟隨信號路徑。

圖9.1 在高速PCB中，返回電流試圖跟隨信號路徑

不應在分離平面上路由信號，因為返回路徑無法跟隨信號走線。如下圖，如果一個平面在接收和源分開，需要圍繞它布設信號走線。若信號的前向和返回路徑是分開的，則它們之間的區域將充當環形天線。

如果需要在 2個不同的參考平面上路由信號，則應加入拼接電容。拼接電容使返回電流能夠從一個參考平面傳輸到另一個參考平面。電容應該靠近信號路徑放置，以便正向路徑和返回路徑之間的距離較小。通常拼接電容在 10nF 和 100nF 之間。

圖9.2 在分割平面上放置拼接電容

一般情況下，必須避開平面障礙物和平面槽。如果需要繞過此類障礙物，就需要如下所示使用拼接電容。

圖9.3 在平面障礙物上布線時合并的拼接電容

設計人員在布線高速信號時應注意參考平面中的空洞。如下圖所示，當將過孔靠近放置時，參考平面中會產生空洞。應該通過確保過孔之間有足夠的間隙來避免較大的空隙區域。最好放置較少的接地和電源過孔，以減過孔間隙。

圖9.4 避免過孔平面空隙

返回路徑在信號的源和接收處。在下圖中，左側的設計被認為是不好的設計。由于源側只有一個接地過孔，因此返回電流無法預期返回參考接地平面。返回路徑是存在于頂層的接地連接。

現在的問題是信號走線的阻抗是根據接地平面而不是頂層的接地走線計算的。因此，必須在信號的源端和匯端放置接地過孔，允許返回電流返回接地平面。如下圖右側所示。

圖9.5 放置接地過孔時應考慮返回路徑

當電源平面被視為信號的參考時，信號應該通過電源平面傳輸回去，信號以源與地作為參考。要將參考切換到電源層，應在灌電流和源電流處加入拼接電容。

如果接收和源使用相同的電源軌供電，那么旁路電容可以用作拼接電容。如果靠近信號開始/出口點放置。如下圖所示，拼接電容的理想值介于 10nF 和 100nF 之間。

圖9.6 使用電源平面作為參考時使用拼接電容

當差分信號切換一層時，參考地平面也會切換。因此，在靠近層變化過孔的位置 添加拼接過孔。如下圖所示，允許返回電流改變接地層，處理差分信號時，切換接地過孔對應、對稱放置。

圖9.7 當信號改變接地參考時使用拼接電容

當信號切換到具有不同參考平面的不同層時，應實施拼接電容。這允許返回電流通過拼接電容從地流向電源層，如下圖所示，此外，當考慮差分對時，拼接電容的放置和布線應該對稱。

圖9.8 當信號參考平面發生變化時加入拼接電容

設計的時候，不應該在參考平面的邊緣或靠近 PCB 邊界的地方布線高速信號，這回對走線阻抗產生不利影響。

十、模擬地和數字地的處理

1、分離模擬與數字地平面

定義單獨的模擬和數字接地部分，可以在原理圖中，輕松確定哪些組件和引腳應連接到數字地部分，哪些組件和引腳應連接到模擬接地部分。這類型的設計可以通過放置 2 個不同的地平面作為參考來布線，可以有效降低噪聲。

兩個平面應準確放置，數字和模擬組件應放置在相應部分下方，如下圖所示。

圖10.1.1 需要謹慎進行電源平面拆分

混合信號電路需要在單點連接模擬地和數字地。在原理圖，還是建議在模擬和數字部分之間放置鐵氧體磁珠或 0Ω 電阻。

數字地和模擬地的合并應靠近集成電路放置。在具有分離平面的混合信號設計中，數字信號不應該通過模擬接地平面布線，模擬信號不應該通過數字地平面布線。

圖10.1.2 數字信號不應該穿過模擬地平面

2、模擬和數字地虛擬劃分布局

在虛擬分割中，模擬地和數字地在原理圖中沒有分開。此外，2 個接地域在布局中也沒有電氣分離。在實際布局時應分開，即在模擬地和數字地繪制了一個假想的分割線。這里應該仔細考慮虛擬分割平面的正確一側放置元件。

圖10.2.1 應使用虛擬平面分割仔細放置組件

在設計的時候應該牢記 2 個地之間的虛線。數字和模擬信號走線不允許越過虛擬分割線。虛擬分割線不應具有復雜的形狀。因為沒有平面障礙物保持模擬和數字返回電流分離。

十一、組件的寬度接近走線寬度

PCB 設計從原理圖開始，特別是元件的選擇，SMD 是首選，因為更小的元件和更短的導線帶來更穩定的高速性能。

如果組件的寬度接近走線寬度，就可以實現最佳的高速性能。這有利于降低走線和元件焊盤之間的阻抗匹配問題。

十二、環路面積最小

即信號線與其回路構成的環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的干擾也越小。

十三、PCB覆銅

覆銅多出的“觸頭”需要去掉，以免產生“天線效應”，減少不必要的干擾輻射與接收。

接地技術的目標是最小化接地阻抗，從而降低從電路到電源的接地回路的電位。

? 將高速信號路由到堅實且完整的接地平面。

? 不要將接地平面分成單獨的平面用于模擬、數字和電源引腳。建議使用單一且連續的接地層。

? 靠近微控制器引腳的任何區域附近不應有任何類型的浮動金屬/形狀。在信號層未使用的區域填充銅，并通過過孔將這些銅連接到接地層。

十四、IO接口的外殼

各個IO接口的外殼地盡量和板內的信號地通過電感或是磁珠隔離。

圖14.1 DB9外殼接地

圖14.2 村田磁珠

十五、布局建議

1、電容的布局

電容到電源平面的走線距離應盡可能短。

在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。

電源濾波電容的放置

2、先防護后濾波

防護電路用來進行外來過壓和過流抑制，如果將防護電路放置在濾波電路之后，濾波電路會被過壓和過流損壞。

原文鏈接：

https://blog.csdn.net/liht_1634/article/details/135752171