女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

DB GlobalChip有效運用Cadence的Spectre FX和AMS Designer,將IP驗證速度加快2倍

Cadence楷登 ? 來源:未知 ? 2023-06-25 12:25 ? 次閱讀

Cadence Spectre 技術助力 DB GlobalChip 加速模擬和混合信號 IP 開發

中國上海,2023 年 6 月 25 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布,DB GlobalChip 部署了 Cadence Spectre FX Simulator,該工具與 Spectre AMS Designer 集成,用于驗證其關鍵的模擬和混合信號 IP,與現有流程相比,在達到所需精度的同時,可幫助提升 2 倍性能。Cadence 的這款解決方案助力 DB GlobalChip 加速了 IP 開發和驗證周期,可以更快將產品推向市場。

在客戶規定的時間內滿足模擬和混合信號 IP 的嚴苛設計要求,這是一項日益突出的挑戰。DB GlobalChip 不斷創新自己的設計方法學,力求在保證精度的同時縮短設計和驗證周期。其成功將 Spectre FX Simulator 用于模擬晶體管級設計,同時還運用了全面的混合信號仿真解決方案——Spectre AMS Designer,該工具與 Spectre FX Simulator 集成,用于涵蓋數字控制邏輯,以更快的速度轉換模擬 / 數字交互影響。

Cadence Spectre 為 DB GlobalChip 設計團隊提供了開箱即用的直觀使用模式和全方位的方法學支持,其中包括 Cadence Virtuoso ADE Suite,幫助他們獲得全面的驗證品質和覆蓋率,同時大大加快了向客戶交付 IP 的速度。

DB GlobalChip 利用了 Spectre FX Simulator 的多核心架構來并行運行仿真,并利用易于使用的預設選項,優化混合信號和晶體管級仿真的精度。這就使得設計和驗證團隊能夠在不犧牲精度的前提下,利用現有的硬件資源來加快仿真周轉速度。

“要開發復雜的模擬和混和信號 IP,需要借助高度準確的 FastSPICE 仿真,并與混合信號驗證環境緊密集成,”DB GlobalChip 副總裁 Jeongtae Park 說道,“我們的 IP 設計人員利用 Cadence 全面混合信號仿真解決方案提供的使用模式和超高性能,縮短了運行周期,將生產力提升了 2 倍,同時能滿足嚴苛的精度要求。”

Spectre FX SimulatorSpectre AMS Designer 是業界領先的 Spectre Simulation Platform 的一部分,該平臺提供唯一包含多個求解器的完整仿真解決方案,使設計人員可以在電路級、模塊級和系統級仿真和驗證任務之間輕松無縫切換。Spectre Simulation Platform 支持 Cadence 的智能系統設計Intelligent System Design)戰略,助力客戶實現 SoC 卓越設計。

要獲取更多信息,請訪問:

www.cadence.com/go/SpectreSimulationPlatform

(您可復制至瀏覽器或點擊閱讀原文打開)

關于 Cadence

Cadence 是電子系統設計領域的關鍵領導者,擁有超過 30 年的計算軟件專業積累。基于公司的智能系統設計戰略,Cadence 致力于提供軟件、硬件和 IP 產品,助力電子設計概念成為現實。Cadence 的客戶遍布全球,皆為最具創新能力的企業,他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息,請訪問公司網站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Cadence
    +關注

    關注

    67

    文章

    964

    瀏覽量

    143825

原文標題:DB GlobalChip有效運用Cadence的Spectre FX和AMS Designer,將IP驗證速度加快2倍

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    Cadence收購Arm基礎IP業務,誰是贏家?

    電子發燒友網報道(文/梁浩斌)最近EDA公司密集收購半導體IP公司,就在上周國內EDA廠商概倫電子宣布收購銳成芯微100%股權和納能微45.64%股權之后,4月16日,國際EDA巨頭Cadence
    的頭像 發表于 04-26 00:07 ?2568次閱讀

    Cadence Conformal AI Studio助力前端驗證設計

    Cadence 推出最新的前端驗證設計方案 Conformal AI Studio,專為解決日益復雜的前端設計挑戰而打造,旨在提升設計人員的工作效率,進而優化全流程功耗、效能和面積(PPA)等設計目標。
    的頭像 發表于 06-04 11:16 ?101次閱讀

    Cadence推出HBM4 12.8Gbps IP內存系統解決方案

    近日,Cadence(NASDAQ:CDNS)近日宣布推出業界速度最快的 HBM4 12.8Gbps 內存 IP 解決方案,以滿足新一代 AI 訓練和 HPC 硬件系統對 SoC 日益增長的內存帶寬
    的頭像 發表于 05-26 10:45 ?404次閱讀

    Cadence推出DDR5 12.8Gbps MRDIMM Gen2內存IP系統解決方案

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布率先推出基于臺積公司 N3 工藝的 DDR5 12.8Gbps MRDIMM Gen2 內存 IP 解決方案。該新解決方案可滿足
    的頭像 發表于 05-09 16:37 ?297次閱讀

    HMC306AMS10/306AMS10E 0.5 dB LSB GaAs MMIC 5位數字衰減器技術手冊

    1.5至2.3 dB。 對于15.5 dB的總衰減,這些衰減器位值為0.5 (LSB)、1、2、4和8 dB。 在± 0.2 dB(典型值)
    的頭像 發表于 04-24 14:22 ?164次閱讀
    HMC306<b class='flag-5'>AMS</b>10/306<b class='flag-5'>AMS</b>10E 0.5 <b class='flag-5'>dB</b> LSB GaAs MMIC 5位數字衰減器技術手冊

    HMC349AMS8G高隔離度、非反射、GaAs、SPDT開關,100MHz至4GHz技術手冊

    基礎設施應用,可實現57 dB高隔離、0.9 dB低插入損耗、52 dBm高輸入IP3和34 dBm高輸入P1dB
    的頭像 發表于 03-05 15:51 ?358次閱讀
    HMC349<b class='flag-5'>AMS</b>8G高隔離度、非反射、GaAs、SPDT開關,100MHz至4GHz技術手冊

    聯發科采用AI驅動Cadence工具加速2nm芯片設計

    近日,全球知名的EDA(電子設計自動化)大廠Cadence宣布了一項重要合作成果:聯發科(MediaTek)已選擇采用其人工智能驅動的Cadence Virtuoso Studio和Spectre X Simulator工具,在
    的頭像 發表于 02-05 15:22 ?564次閱讀

    Cadence宣布收購Secure-IC

    近日, 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布已就收購領先嵌入式安全 IP 平臺提供商 Secure-IC 達成最終協議。Secure-IC 的優秀人才,和其經過驗證
    的頭像 發表于 01-24 09:18 ?744次閱讀

    模擬IC設計中Spectre和HSPICE仿真工具的起源、差別和優劣勢

    ,分別由Cadence和Synopsys公司開發。 基本概念與背景 SpectreCadence公司開發的模擬集成電路設計和仿真工具,廣泛應用于CMOS模擬電路、混合信號電路的設計與驗證
    的頭像 發表于 01-03 13:43 ?1204次閱讀

    不用PLC編程實現西門子PLC與福(BECKHOFF)、羅克韋爾AB等PLC之間數據通信

    參數,另外還有PLC的IP地址,網絡端口固定為48898,本案例中福PLC的IP地址是169.254.0.100,參考下圖: 西門子的PLC需要設置IP地址,打開通訊功能,
    發表于 01-02 10:23

    Cadence推出新一代驗證系統

    楷登電子(Cadence)上半年震撼發布了新一代Cadence? Palladium? Z3 Emulation和Protium? X3 FPGA原型驗證系統,標志著加速驗證、軟件開發
    的頭像 發表于 12-30 10:37 ?556次閱讀

    Cadence展示完整的PCIe 7.0 IP解決方案

    十多年來,Cadence 對 PCIe 技術的堅定承諾和支持,在業界有目共睹。我們深知強大 PCIe 生態系統的重要性,并感謝 PCI-SIG 提供的平臺。在 PCI-SIG 開發者大會迎來 32 周年之際,Cadence 宣布面向 HPC/AI 市場推出完整的 PCIe
    的頭像 發表于 08-29 09:14 ?943次閱讀
    <b class='flag-5'>Cadence</b>展示完整的PCIe 7.0 <b class='flag-5'>IP</b>解決方案

    如何Cadence capture原理圖轉換?#原理圖設計#Cadence轉換#EDA

    Cadenceeda
    上海弘快科技有限公司
    發布于 :2024年08月15日 11:56:20

    新思科技PCIe 7.0驗證IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數領域的芯片設計》中,新思科技宣布推出綜合全面的PCIe Express Gen 7(PCIe 7.0)驗證IP(VIP)解決方案,以支持高性
    的頭像 發表于 07-24 10:11 ?1432次閱讀
    新思科技PCIe 7.0<b class='flag-5'>驗證</b><b class='flag-5'>IP</b>(VIP)的特性

    Cadence 擴充系統 IP 產品組合,推出 NoC 以優化電子系統連接性

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布擴充其系統 IP 產品組合,新增了 Cadence? Janus? Network-on-Chip(NoC)。
    的頭像 發表于 07-03 09:24 ?907次閱讀