女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用ESD電路解決所有問題嗎

星星科技指導(dǎo)員 ? 來源:嵌入式計(jì)算設(shè)計(jì) ? 作者:Bonnie Baker ? 2022-08-10 16:07 ? 次閱讀

您的集成電路 (IC) 中的 ESD(靜電放電)內(nèi)部晶體管,例如您的放大器、ADCDAC,絕對(duì)可以拯救您的培根。

是的,它是真實(shí)的。您的集成電路 (IC) 中的 ESD(靜電放電)內(nèi)部晶體管,例如您的放大器、ADC 或 DAC,絕對(duì)可以拯救您的培根。這些方便的 IC 晶體管在作為保護(hù)裝置的預(yù)組裝處理和組裝操作期間幾乎瞬間開啟。但要小心,因?yàn)槟僭O(shè)這些晶體管將為您提供全面和終極的保護(hù)。這些晶體管設(shè)計(jì)用于在高電壓 (kV‘s) 環(huán)境中處理處于不同靜電勢(shì)的物體或表面之間的靜電荷轉(zhuǎn)移,并用于短時(shí)間事件 (1-100ns)。不犯錯(cuò)誤。我說的是“失控”事件。

那么,如果您的設(shè)備被焊接到您的 PCB 上并且引腳輸入或輸出稍微超出指定的電流或電壓限制,會(huì)發(fā)生什么情況?這個(gè)問題的關(guān)鍵詞是“逗留”。您的芯片的 ESD 晶體管很可能會(huì)因短路或開路而失效。這種類型的情況稱為電氣過應(yīng)力 (EOS)。處于 EOS 條件下的電路會(huì)承受超過 IC 最大額定值的電流或電壓。EOS 電壓大于 IC 器件引腳的指定電壓,不再是幾乎瞬時(shí)的事件。這種類型的事件是一種低功耗的電路內(nèi)事件,它與 IC 器件的內(nèi)部電路相互作用(圖 1)。

files-aHViPTYzODY3JmNtZD1pdGVtZWRpdG9yaW1hZ2UmZmlsZW5hbWU9aXRlbWVkaXRvcmltYWdlXzVkMTBlNzhlY2QxNzMucG5nJnZlcnNpb249MDAwMCZzaWc9NDI3ODRkNGJiMmRmZTlhZjRkNjRiYTRmOWU2ZTViOGQ253D

圖 1. 在預(yù)組裝處理和組裝操作期間可能發(fā)生 ESD 事件。EOS 事件可能發(fā)生在 PCB 上。

EOS 活動(dòng)的設(shè)置很容易實(shí)現(xiàn)。例如,如果您有影響放大器高輸入阻抗的意外電磁干擾 (EMI) 信號(hào),您會(huì)看到信號(hào)發(fā)生驚人的變化(圖 2)。

files-aHViPTYzODY3JmNtZD1pdGVtZWRpdG9yaW1hZ2UmZmlsZW5hbWU9aXRlbWVkaXRvcmltYWdlXzVkMTBlN2E4OTFiY2UucG5nJnZlcnNpb249MDAwMCZzaWc9NGVmZTUwZWMzZjY3YTc3ZWQ2ZjcxYjYxNDUwYzVkNzQ253D

圖 2. 輸入信號(hào)可能超過 MAX40006 CMOS 運(yùn)算放大器 (op amp) 的最大或最小工作規(guī)格的緩沖器。

在圖 2 中,低功耗 CMOS MAX40016 放大器采用單位增益或緩沖配置。放大器的輸入信號(hào) V IN的幅度在規(guī)定的輸入范圍內(nèi)。輸入端 (V EMI )上存在第二個(gè)意外電磁干擾信號(hào),該信號(hào)被傳輸并添加到放大器的輸入端。可能發(fā)生 V EMI的一個(gè)例子是,如果您在 PCB 上靠近放大器的高阻抗輸入走線有一條開關(guān)數(shù)字線。第二個(gè)無用信號(hào)的影響是毀滅性的(圖 3)。

files-aHViPTYzODY3JmNtZD1pdGVtZWRpdG9yaW1hZ2UmZmlsZW5hbWU9aXRlbWVkaXRvcmltYWdlXzVkMTBlN2JlYzU2OGYucG5nJnZlcnNpb249MDAwMCZzaWc9NjY1MzhmNTJjNjJhYTkyNTYyMDk3MDRjNTBmYjM3MTk253D

圖 3. MAX40006 CMOS 放大器中過驅(qū)動(dòng)波形的 PSPICE 仿真。

在圖 3 中,V EMI污染了預(yù)期的低頻信號(hào) (V IN )。V EMI加上V IN的電壓立即作用于MAX40006的CMOS輸入晶體管。如果輸入信號(hào)足夠大,ESD電路可能會(huì)被輸入信號(hào)觸發(fā)。例如,對(duì)于第一個(gè) V EMI高信號(hào)(大約 0.0 到 0.4 ms),組合電壓保持在 MAX40006 的 ±2.5 V 電源軌內(nèi):沒有任何危害。當(dāng) V EMI尖峰達(dá)到 1.0 V 時(shí),V IN加 V EMI的組合驅(qū)動(dòng)MAX40006輸入和ESD器件超過器件的最大規(guī)格約0.4 ms。MAX40006 輸入晶體管兩端的高電壓對(duì)正電源造成破壞性極強(qiáng)的短路。由于圖 3 顯示的是模擬數(shù)據(jù),我們沒有看到 MAX40006 在現(xiàn)實(shí)生活中可能遭受的物理?yè)p壞的結(jié)果。

集成電路,例如放大器,通常不包括針對(duì) EOS 事件的保護(hù)。如果幸運(yùn)的話,集成的靜電放電 (ESD) 保護(hù)電路會(huì)在 EOS 事件期間激活并提供足夠的保護(hù)。不太好的消息是 ESD 電路不是專門為處理 EOS 情況而設(shè)計(jì)的,在這種情況下可能會(huì)損壞,無法修復(fù)。因此,該電路的預(yù)防措施是確保減輕 EMI 信號(hào)路徑。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電源
    +關(guān)注

    關(guān)注

    185

    文章

    18297

    瀏覽量

    255193
  • 放大器
    +關(guān)注

    關(guān)注

    145

    文章

    14114

    瀏覽量

    216401
  • ESD
    ESD
    +關(guān)注

    關(guān)注

    49

    文章

    2268

    瀏覽量

    175224
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【干貨】ESD如何選型

    及靜電防護(hù)等的學(xué)科。因此,國(guó)際上習(xí)慣將用于靜 電防護(hù)的器材統(tǒng)稱為 ESD,中文名稱為靜電阻抗器。 通常,電路中通常采用 TVS(Transient Voltage Suppressor)二極管,又稱為瞬態(tài)
    發(fā)表于 05-29 15:01

    ESD技術(shù)文檔:芯片級(jí)ESD與系統(tǒng)級(jí)ESD測(cè)試標(biāo)準(zhǔn)介紹和差異分析

    ESD技術(shù)文檔:芯片級(jí)ESD與系統(tǒng)級(jí)ESD測(cè)試標(biāo)準(zhǔn)介紹和差異分析
    的頭像 發(fā)表于 05-15 14:25 ?662次閱讀
    <b class='flag-5'>ESD</b>技術(shù)文檔:芯片級(jí)<b class='flag-5'>ESD</b>與系統(tǒng)級(jí)<b class='flag-5'>ESD</b>測(cè)試標(biāo)準(zhǔn)介紹和差異分析

    半導(dǎo)體芯片的ESD靜電防護(hù):原理、測(cè)試方法與保護(hù)電路設(shè)計(jì)

    半導(dǎo)體芯片易受大電流與高電壓現(xiàn)象影響。為實(shí)現(xiàn)元件級(jí)保護(hù),我們采用片上ESD保護(hù)電路來提供安全的靜電放電電流泄放路徑。靜電放電(ESD)是電子設(shè)備面臨的常見威脅。當(dāng)ESD事件發(fā)生時(shí),一定
    的頭像 發(fā)表于 05-13 11:21 ?362次閱讀
    半導(dǎo)體芯片的<b class='flag-5'>ESD</b>靜電防護(hù):原理、測(cè)試方法與保護(hù)<b class='flag-5'>電路</b>設(shè)計(jì)

    ESD與EOS資料整理

    物體時(shí),務(wù)必穿一雙防靜電鞋。 3、問:需要在機(jī)器與地間連接 1M 電阻嗎? 答:不需要。參照生產(chǎn)廠商在機(jī)器或設(shè)備方面接地的要求可知,1M 電阻是用于保護(hù)人體的,參考以下的問題。旁注:將所有靠近 ESD 敏感
    發(fā)表于 03-03 16:42

    集成電路電磁兼容性及應(yīng)對(duì)措施相關(guān)分析(三)集成電路ESD 測(cè)試與分析

    測(cè)量對(duì)于確定IC的EMC特性是必要的。只有準(zhǔn)確了解IC的EMC特性,才能在生產(chǎn)前采取有效的預(yù)防措施,提高產(chǎn)品的抗ESD能力和EMC性能,避免后期因ESD干擾導(dǎo)致的產(chǎn)品故障和成本增加等問題集成電路
    的頭像 發(fā)表于 12-23 09:53 ?947次閱讀
    集成<b class='flag-5'>電路</b>電磁兼容性及應(yīng)對(duì)措施相關(guān)分析(三)集成<b class='flag-5'>電路</b><b class='flag-5'>ESD</b> 測(cè)試與分析

    集成電路電磁兼容性及應(yīng)對(duì)措施相關(guān)分析(三)—集成電路ESD 測(cè)試與分析

    和成本增加等問題 。 三、集成電路ESD 測(cè)試與分析 1、測(cè)試環(huán)境與電場(chǎng)產(chǎn)生 圖5 使用 ESD 發(fā)生器的測(cè)量設(shè)置l 測(cè)試環(huán)境,集成電路(IC)被放置在一個(gè)由接地平面、隔離墊圈環(huán)和場(chǎng)源
    的頭像 發(fā)表于 12-20 09:14 ?650次閱讀
    集成<b class='flag-5'>電路</b>電磁兼容性及應(yīng)對(duì)措施相關(guān)分析(三)—集成<b class='flag-5'>電路</b><b class='flag-5'>ESD</b> 測(cè)試與分析

    ESD器件的種類和應(yīng)用

    下導(dǎo)電的特性,將靜電能量泄放到地。 瞬態(tài)電壓抑制二極管(TVS) :一種固態(tài)二極管,能夠在極短的時(shí)間內(nèi)承受高電壓,保護(hù)電路不受ESD損害。 氣體放電管(GDT) :在高電壓下,氣體放電管內(nèi)部的氣體被電離,形成導(dǎo)電通道,將靜電能量泄放。 聚合物
    的頭像 發(fā)表于 11-14 11:13 ?1793次閱讀

    (4)什么是TVS ESD及工作電壓 箝位電壓

    ESD
    上海雷卯電子
    發(fā)布于 :2024年10月18日 17:26:05

    esd保護(hù)電路為什么加正向的二極管 esd保護(hù)是防止什么對(duì)電路板的損壞

    ESD(Electrostatic Discharge,靜電放電)保護(hù)電路中加入正向二極管的原因,主要是基于二極管的電氣特性和其在電路中的保護(hù)作用。以下是對(duì)ESD保護(hù)
    的頭像 發(fā)表于 10-06 10:58 ?1051次閱讀

    求助,關(guān)于LM386芯片內(nèi)ESD保護(hù)電路設(shè)計(jì)和引腳分配情況求解

    我在LM386的技術(shù)文檔中看到了該芯片的內(nèi)部電路圖,發(fā)現(xiàn)電路中有兩個(gè)二極管連接了VSS和VDD,應(yīng)該是構(gòu)成了ESD保護(hù)電路,請(qǐng)問這個(gè)保護(hù)電路
    發(fā)表于 09-30 06:22

    esd保護(hù)電路 為什么加正向的二極管

    ESD(Electrostatic Discharge,靜電放電)保護(hù)電路是電子設(shè)備中非常重要的組成部分,它的作用是保護(hù)電子設(shè)備免受靜電放電的損害。在電子設(shè)備的設(shè)計(jì)中,ESD保護(hù)電路
    的頭像 發(fā)表于 09-14 15:05 ?732次閱讀

    ESD保護(hù)電路POWERclamp原理

    ESD(Electrostatic Discharge,靜電放電)保護(hù)電路是電子設(shè)備中非常重要的組成部分,它能夠保護(hù)電子設(shè)備免受靜電放電的損害。POWERclamp是一種常見的ESD保護(hù)電路
    的頭像 發(fā)表于 09-14 14:41 ?3918次閱讀

    帶電插入檢測(cè)電路的TPD4S1394 Firewire ESD箝位電路數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《帶電插入檢測(cè)電路的TPD4S1394 Firewire ESD箝位電路數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 07-10 10:29 ?0次下載
    帶電插入檢測(cè)<b class='flag-5'>電路</b>的TPD4S1394 Firewire <b class='flag-5'>ESD</b>箝位<b class='flag-5'>電路</b>數(shù)據(jù)表

    全芯片ESD防護(hù)網(wǎng)絡(luò)

    據(jù)統(tǒng)計(jì),靜電放電(Electro-Static Discharge, ESD)造成的芯片失效占到集成電路產(chǎn)品失效總數(shù)的38%。完好的全芯片ESD防護(hù)設(shè)計(jì),一方面取決于滿足ESD設(shè)計(jì)窗口
    的頭像 發(fā)表于 06-22 00:31 ?1456次閱讀
    全芯片<b class='flag-5'>ESD</b>防護(hù)網(wǎng)絡(luò)