在芯片設計領域，功耗始終是最重要的考量因素之一。芯片設計開發(fā)者們一直在努力優(yōu)化功耗和性能目標，“低功耗”已然成為人們一直掛在嘴邊的口號。然而高性能計算 （HPC） 和人工智能 （AI） 等應用需要更復雜的芯片，這也將成為改變功耗的影響因素之一。

在這篇文章中，我們將會探討今年在芯片設計過程中可能會出現(xiàn)的有關功耗的關鍵考量因素。

2019年底Cerebras 推出了世界上最大的芯片，晶圓級引擎 （WSE），面積為 46，225mm2，集成了 1.2 萬億個晶體管和 40萬個經(jīng)過 AI 優(yōu)化的內(nèi)核，并已成為該公司 Cerebras CS-1 深度學習系統(tǒng)的核心元件。如果考慮面積超過 800mm2 芯片的物理特性，我們會發(fā)現(xiàn)，只有小心翼翼地管理功耗，才能獲得同等的性能優(yōu)勢。由于 AI 所需的海量計算力會持續(xù)增長，芯片規(guī)模也會不斷變大，攜帶更多晶體管，或變成垂直架構。

溫度是限制芯片性能的關鍵因素之一。

一個晶圓上分布著大量的晶體管，如此高的密度使得結溫升高，從而導致芯片性能下降。由于功率會嚴重限制芯片性能，設計人員因此必須考慮熱失控問題。EDA公司越來越重視溫度因素，并將其視為與PPA（性能、功耗、面積）同等重要的芯片設計目標。

垂直架構的優(yōu)點之一是不必將所有晶圓置于同一幾何層面，設計人員因此可以在各個給定的晶圓中，運用最適合現(xiàn)有任務的工藝節(jié)點，更加合理地管理整體功耗。但3DIC仍然面臨著一個難題，即如何在不損耗電壓的情況下，為設備上的所有部件輸送電力。

因此，保持電源完整性并擁有高效的電力輸送網(wǎng)絡變得尤為關鍵，尤其是對于那些規(guī)模較大的芯片來說。設計人員在從 A 點向 B 點輸送電壓時，都會竭力減少壓降。

然而在較低的幾何層面，總電容還是會升高。當柵極電容升高時，動態(tài)功耗就會隨之增加，所以設計人員需要從功能角度出發(fā)，研究并尋求更加出色的監(jiān)控以及動態(tài)和靜態(tài) IR 壓降。

動態(tài) IR 壓降是另一個難題，因為它和芯片行為密切相關。

如何獲得一個正確的向量來代表它在現(xiàn)場實體系統(tǒng)中的行為方式，大都取決于其正在執(zhí)行的功能。然而向量的質量是進行動態(tài)功耗分析和優(yōu)化的首要因素，為此，基于仿真的功耗分析提供了一種解決方案。

比如，在真正的SoC設計系統(tǒng)上運行某一實際應用時，業(yè)內(nèi)最快的仿真系統(tǒng)ZeBu Server 4 可以準確定位到右側窗口/向量，從而為功耗分析提供支持。設計人員從而能夠更加準確地判定 SoC 的功耗，并相應地調整 RTL。

管理物聯(lián)網(wǎng)（IoT） 設計中的功耗

雖然用于AI等應用的芯片越來越大，但另一方面，電池供電的IoT設備卻越來越多。這些設備的芯片不斷縮小，且低功耗是延長電池使用壽命和提高設備性能的關鍵。

這些應用的芯片越來越多地采用更先進的工藝節(jié)點（例如 7nm、5nm 或 3nm 節(jié)點）和遍布整個架構的柵極，因此漏電問題需要格外重視。

當運行電壓較低時，設計人員則需要多加關注晶體管之間的差異以及時序問題。

時鐘門控歷經(jīng)多年發(fā)展取得了明顯進步，由簡單的時鐘門控發(fā)展為自門控，繼而實現(xiàn)順序時鐘門控，多年來，時鐘門控都是降低功耗最為得心應手的法寶。

而動態(tài)電壓調節(jié) （DVS） 也是非常常見的降耗技術，許多設計都開始改用這種更先進的自適應電壓頻率調節(jié) （AVFS） 方法。2020 年 11 月，新思科技收購 Moortec，這是一家專門提供工藝、電壓和溫度 （PVT） 傳感器芯片監(jiān)控技術的領先供應商。

Moortec 傳感器是新思科技硅生命周期管理 （Silicon Lifecycle Management， SLM） 平臺的重要組件，它能夠提供芯片數(shù)據(jù)，幫助設計人員在其設計成果的時鐘網(wǎng)絡上更加從容地控制電壓。

這一特點也為開展分析工作創(chuàng)造了重大機遇，由于它能夠評估各個芯片的構成，并在設備的整個生命周期內(nèi)不斷測量動態(tài)條件，因此也使得在芯片和整個產(chǎn)品級別同時實現(xiàn)功耗優(yōu)化成為可能。

新思科技提供了一個軟件驅動的低功耗平臺，包括架構分析，模塊 RTL 功耗分析，以及SoC 功耗分析和優(yōu)化的各種功能。該平臺具體包括：

● 新思科技 Platform ArchitectTM Ultra，用于多核 SoC 架構的早期性能和功耗分析及優(yōu)化；全面展示功耗趨勢以便作出更加合理的決策，為指定設計選擇合適的架構和 IP

● 新思科技 VCS 功能驗證解決方案

● 新思科技 SpyGlass Power，用于 RTL 功耗優(yōu)化；快速得出結果，可及時編輯 RTL

● 新思科技 RTL Architect（物理感知 RTL 分析、優(yōu)化及簽核）和 PrimePower RTL（ RTL 功耗估算），為更加成熟的 RTL 代碼提供準確性保障

● 新思科技 DesignWare IP，具有功耗感知內(nèi)核及經(jīng)過功耗優(yōu)化的元件庫

● 新思科技 ZeBu Server 4 仿真系統(tǒng)

● 新思科技 Fusion Compiler RTL-to-GDSII 數(shù)字實現(xiàn)解決方案，能夠從前端到后端全面優(yōu)化設計的功耗

● 新思科技 RedHawk Analysis Fusion，集成新思科技 IC Compiler II 和 Fusion Compiler，能夠提供in-design電源完整性分析和修復功能

● 新思科技 TestMAX 系列測試自動化解決方案能夠生成節(jié)能型向量，確保在自動化測試設備 （ATE） 上測試 SoC

● PrimePower 門級功耗分析和金牌功耗簽核

這一低功耗平臺可以涵蓋 SoC 設計流程的每一步，使得設計人員能夠從流程之初就開始考量并優(yōu)化功耗。

AI 等應用的芯片越來越大，而 IoT 的芯片卻越來越小。這些趨勢極其明確地告訴我們，功耗考量需要未雨綢繆。

責任編輯：lq