完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:27090次 帖子:90個(gè)
如何使用fpga實(shí)現(xiàn)數(shù)字基帶中環(huán)路延時(shí)估計(jì)
基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)實(shí)現(xiàn)了數(shù)字基帶預(yù)失真系統(tǒng)中的環(huán)路延遲估計(jì)模塊。該模塊運(yùn)用了一種環(huán)路延遲估計(jì)新方法,易于...
2018-12-19 標(biāo)簽:fpgaFPGA設(shè)計(jì) 1938 0
【Soc級(jí)系統(tǒng)防御】Soc硬件木馬與電子鏈學(xué)習(xí)
隨著尖端工藝的代工成本和現(xiàn)代片上系統(tǒng)(system-on-a-chip,SoC)平臺(tái)設(shè)計(jì)復(fù)雜性的不斷提高,曾經(jīng)局限于一個(gè)國(guó)家甚至一家公司的IC供應(yīng)鏈已經(jīng)...
2023-11-20 標(biāo)簽:處理器FPGA設(shè)計(jì)場(chǎng)效應(yīng)晶體管 1936 0
認(rèn)識(shí)以太網(wǎng)幀的整個(gè)結(jié)構(gòu)
當(dāng)你需要使用千兆網(wǎng)發(fā)送數(shù)據(jù)的時(shí)候,你需要先傳輸8字節(jié)的前導(dǎo)碼,也就是7個(gè)字節(jié)的0xAA和1個(gè)字節(jié)的0xAB
2023-06-19 標(biāo)簽:FPGA設(shè)計(jì)以太網(wǎng)Mac 1919 0
講解幾點(diǎn)關(guān)于FIFO IP核使用時(shí)的注意事項(xiàng)
FIFO?還是FIFO IP核?這也需要寫總結(jié)嗎?太容易了吧。如果我是一個(gè)正在處于面試找工作中的年輕人,肯定關(guān)注的是如何手撕FIFO,這也是當(dāng)時(shí)校招時(shí)候...
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)寄存器RAM 1896 0
按鍵抖動(dòng)消除verilog設(shè)計(jì)
按鍵作為一種機(jī)械開關(guān),在進(jìn)行按鍵操作時(shí),機(jī)械接觸點(diǎn)的彈性及電壓突變等原因,在機(jī)械開關(guān)合閉的時(shí)候會(huì)出現(xiàn)電壓抖動(dòng),因此在實(shí)際的應(yīng)用當(dāng)中需要做一定的處理。
2023-04-27 標(biāo)簽:FPGA設(shè)計(jì)觸發(fā)器FPGA芯片 1881 0
本系統(tǒng)中,Basys3的MicroBlaze模塊調(diào)用基于AXI協(xié)議的UART IP核,通過(guò)AXI總線實(shí)現(xiàn)MicroBlaze-UART之間的通信,完成串口打印。
2023-08-02 標(biāo)簽:FPGA設(shè)計(jì)連接器RTL 1876 0
介紹一種ISE聯(lián)合仿真轉(zhuǎn)換為Moldelsim單獨(dú)仿真的方法
找到仿真頂層的tb文件,cut_through_top_tb。
2023-01-29 標(biāo)簽:FPGA設(shè)計(jì)asicModelSim 1873 0
FPGA是一種可編程芯片,因此FPGA的設(shè)計(jì)方法包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件包括FPGA芯片電路、存儲(chǔ)器、輸入輸出接口電路等器件。軟件是對(duì)應(yīng)的VH...
2023-07-03 標(biāo)簽:fpgaFPGA設(shè)計(jì)可編程芯片 1867 0
Vivado在FPGA設(shè)計(jì)中的優(yōu)勢(shì)
Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對(duì)初學(xué)者來(lái)說(shuō),新的約束語(yǔ)言X...
2022-09-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)EDA工具 1848 0
FPGA設(shè)計(jì)中的模塊化設(shè)計(jì)
模塊化設(shè)計(jì)是FPGA設(shè)計(jì)中一個(gè)很重要的技巧,它能夠使一個(gè)大型設(shè)計(jì)的分工協(xié)作、仿真測(cè)試更加容易,代碼維護(hù)或升級(jí)也更加便利。
2023-10-07 標(biāo)簽:FPGA設(shè)計(jì)CLK 1826 0
在設(shè)計(jì)雙邊沿采樣電路(Dual-edge triggered flip-flop)之前,先從單邊沿采樣電路設(shè)計(jì)(Edge capture registe...
2023-06-05 標(biāo)簽:FPGA設(shè)計(jì)寄存器采樣電路 1820 0
Situation: 在對(duì)FPGA 設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候,需要進(jìn)行模塊劃分,模塊接口定義等工作。
2022-09-23 標(biāo)簽:FPGA設(shè)計(jì)接口HDL 1809 0
OFDM收發(fā)機(jī)的設(shè)計(jì)框架、調(diào)制與解調(diào)
本篇我們聚焦OFDM的基本原理,討論OFDM收發(fā)機(jī)的設(shè)計(jì)框架、調(diào)制與解調(diào)(IFFT/FFT)、正交性、保護(hù)間隔、循環(huán)前綴,并分析其優(yōu)缺點(diǎn)。
2023-07-07 標(biāo)簽:FPGA設(shè)計(jì)通信系統(tǒng)SoC芯片 1778 0
FPGA定點(diǎn)數(shù)截位的基本準(zhǔn)則
FPGA內(nèi)部表示正負(fù)數(shù),小數(shù)的規(guī)則。兩者相比之下,定點(diǎn)數(shù)實(shí)現(xiàn)簡(jiǎn)單,表達(dá)更為直觀,所以在很多時(shí)候FPGA通常使用定點(diǎn)數(shù)表示小數(shù)。
2023-06-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)計(jì)算機(jī) 1764 0
握手機(jī)制、通道依賴性及AXI-Lite握手實(shí)例
AXI4:高性能內(nèi)存映射需求(如讀寫DDR、使用BRAM控制器讀寫B(tài)RAM等),為了區(qū)別,有時(shí)候也叫這個(gè)為 AXI4-Full;
2023-06-25 標(biāo)簽:FPGA設(shè)計(jì)接收機(jī)BRAM 1762 0
verilog整數(shù)四則運(yùn)算的位寬考量簡(jiǎn)介
加、減 使用補(bǔ)碼時(shí),加減法可以統(tǒng)一,因而對(duì)加減不加區(qū)分,對(duì)有無(wú)符號(hào)也不加以區(qū)分。
2023-06-06 標(biāo)簽:FPGA設(shè)計(jì)Verilog 1742 0
如何使用FPGA來(lái)設(shè)計(jì)智能網(wǎng)卡(SmartNIC)?
智能服務(wù)器適配器或智能網(wǎng)卡(SmartNIC)通過(guò)從服務(wù)器的CPU上卸載網(wǎng)絡(luò)處理工作負(fù)載和任務(wù),提高云端和私有數(shù)據(jù)中心中的服務(wù)器性能。
2023-07-27 標(biāo)簽:處理器fpgaFPGA設(shè)計(jì) 1740 0
如何脫離Vivado建立單獨(dú)仿真環(huán)境軟件呢?
FPGA項(xiàng)目開發(fā)的過(guò)程中,需要完成設(shè)計(jì)代碼開發(fā)、驗(yàn)證環(huán)境搭建、仿真分析、板級(jí)驗(yàn)證等操作,在這個(gè)過(guò)程中,許多操作雖然必不可少但是步驟是重復(fù)的。
2023-09-27 標(biāo)簽:fpgaFPGA設(shè)計(jì)仿真 1738 0
搞懂?dāng)?shù)據(jù)段和代碼段是如何被鏈接成一個(gè)二進(jìn)制文件的,這應(yīng)該是每一個(gè)ARM程序員必須搞清楚的一個(gè)事情。
2023-07-06 標(biāo)簽:armFPGA設(shè)計(jì)存儲(chǔ)器 1726 0
FPGA設(shè)計(jì)中的反饋路徑可以怎么優(yōu)化呢?
在FPGA設(shè)計(jì)中,我們可能會(huì)碰到這樣的路徑,如下圖所示。圖中兩個(gè)輸入數(shù)據(jù)為64位,寄存一拍后給到二選一MUX的數(shù)據(jù)輸入端
2023-03-24 標(biāo)簽:FPGA設(shè)計(jì)寄存器Verilog 1724 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |