完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:27090次 帖子:90個
FPGA原型系統(tǒng)裝配文件:Assign Traces介紹
多片F(xiàn)PGA原型驗(yàn)證系統(tǒng)的拓?fù)溥B接方式各不相同,理想的多片F(xiàn)PGA原型驗(yàn)證系統(tǒng)應(yīng)該可以靈活配置,可以使用其相應(yīng)的EDA工具
2023-05-08 標(biāo)簽:FPGA設(shè)計(jì)連接器EDA工具 642 0
如何利用萊迪思宏設(shè)計(jì)流程縮短FPGA設(shè)計(jì)周期
隨著FPGA密度和復(fù)雜性的提高,設(shè)計(jì)團(tuán)隊(duì)會將之前由其他類型的半導(dǎo)體(如ASIC和MCU)處理的設(shè)計(jì)遷移到這些更復(fù)雜的FPGA上。
2023-07-06 標(biāo)簽:濾波器FPGA設(shè)計(jì)寄存器 638 0
仿真是為了仿真,所以不要設(shè)置極限情況,例如在時鐘上升沿通過阻塞賦值給數(shù)據(jù),應(yīng)該避免這種情況;
2023-06-21 標(biāo)簽:FPGA設(shè)計(jì)仿真器Vivado 618 0
多片F(xiàn)PGA之間的互連,經(jīng)常提到多路復(fù)用的概念,也經(jīng)常提到TDM的概念
2023-06-06 標(biāo)簽:FPGA設(shè)計(jì)RTL多路復(fù)用器 576 0
一種基于FPGA實(shí)現(xiàn)的800G信號處理平臺設(shè)計(jì)
一種基于FPGA 實(shí)現(xiàn)的800G信號處理平臺
2023-07-31 標(biāo)簽:fpgaFPGA設(shè)計(jì)寄存器 569 0
FIFO 是FPGA設(shè)計(jì)中最有用的模塊之一。FIFO 在模塊之間提供簡單的握手和同步機(jī)制,是設(shè)計(jì)人員將數(shù)據(jù)從一個模塊傳輸?shù)搅硪粋€模塊的常用選擇。
2023-06-14 標(biāo)簽:FPGA設(shè)計(jì)寄存器VHDL語言 556 0
40-60A高可靠性非隔離POL數(shù)字電源—KD12T系列
國內(nèi)低壓大電流市場長期被海外品牌占據(jù),目前國產(chǎn)化、快交付需求日益強(qiáng)烈,國產(chǎn)品牌核心競爭力攀升,金升陽重點(diǎn)研發(fā)上市小體積、大電流的數(shù)字POL電源模塊
2023-07-07 標(biāo)簽:FPGA設(shè)計(jì)數(shù)字電源局域網(wǎng) 556 0
Bug的現(xiàn)象是這樣的,假設(shè)我們跑一次test,結(jié)果正確為T,結(jié)果不正確為F。
2023-07-30 標(biāo)簽:fpgaFPGA設(shè)計(jì)fpga時序 546 0
Lesson40圖像采集與顯示設(shè)計(jì)之FIFO的配置與使用
FIFO( First Input First Output),簡單說就是指“先進(jìn)先出”。
2023-06-06 標(biāo)簽:FPGA設(shè)計(jì)存儲器緩沖器 516 0
一個亞穩(wěn)態(tài)設(shè)計(jì)案例分析
CPLD規(guī)模雖小,其原理和設(shè)計(jì)方法和FPGA確是一樣的。輕視在CPLD上的投入,就有可能存在設(shè)計(jì)隱患,導(dǎo)致客戶使用產(chǎn)品時出現(xiàn)故障,從而給公司帶來不可挽回...
2023-06-27 標(biāo)簽:FPGA設(shè)計(jì)寄存器觸發(fā)器 514 0
時鐘是整個FPGA設(shè)計(jì)里面無法回避的事物,不能認(rèn)識時鐘也就沒法做FPGA設(shè)計(jì)。
2023-06-28 標(biāo)簽:FPGA設(shè)計(jì)計(jì)數(shù)器RTL 499 0
FPGA設(shè)計(jì)攔路虎之亞穩(wěn)態(tài)度決定一切
亞穩(wěn)態(tài)這種現(xiàn)象是不可避免的,哪怕是在同步電路中也有概率出現(xiàn),所以作為設(shè)計(jì)人員,我們能做的是減少亞穩(wěn)態(tài)發(fā)生的概率。
2023-08-03 標(biāo)簽:fpgaFPGA設(shè)計(jì)MTBF 479 0
如何利用FPGA的可重編程靈活性來測試轉(zhuǎn)換器的性能?
選擇時首先要確定轉(zhuǎn)換信號所需的采樣頻率。這個參數(shù)不僅將影響轉(zhuǎn)換器的選擇,同時也會影響對FPGA的選擇,這樣才能確保器件能夠滿足所需的處理速度及邏輯封裝要求。
2023-08-24 標(biāo)簽:FPGA設(shè)計(jì)低通濾波器衰減器 475 0
設(shè)計(jì)中兩片F(xiàn)PGA分割邊界的數(shù)據(jù)Sig1、Sig2、Sig3、Sig4……等一大波的信號被并行地加載到傳輸時鐘的上升沿上的移位寄存器中,并用相同的時鐘移出。
2023-05-26 標(biāo)簽:FPGA設(shè)計(jì)移位寄存器多路復(fù)用器 298 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |