altera動態(tài)

• AI增強(qiáng)型DPD在Altera SoC FPGA上的應(yīng)用

  功率放大器 (PA) 線性化是無線接入網(wǎng) (RAN) 面臨的一項(xiàng)關(guān)鍵挑戰(zhàn)，其對計(jì)算資源要求嚴(yán)苛。而隨著網(wǎng)絡(luò)向更高頻段、更

  2025-07-08 標(biāo)簽： fpga 功率放大器 Altera 229 0

• 

  Altera FPGA 的PIO IP當(dāng)中bidir和inout選項(xiàng)的區(qū)別

  ? PIO IP是FPGA 設(shè)計(jì)中比較簡單常用的IP， 當(dāng)設(shè)置PIO IP的Direction的時候，可以看到有如下4個

  2025-07-07 標(biāo)簽： fpga Altera 友晶科技 695 0

• 

  Altera Stratix 10和Agilex 7 FPGA的電源管理及配置問題案例

  本文主要基于 Altera Stratix 10 和 Agilex 7 FPGA 在客戶實(shí)際應(yīng)用中遇到的電源管理及配置問

  2025-06-19 標(biāo)簽： fpga 英特爾 電源管理 1254 0

• 

  Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計(jì)

  引言： 本文以TI的ADS4249（ADC）和DAC3482（DAC）之間的接口為例，介紹Altera FPGA與ADC

  2025-06-19 標(biāo)簽： fpga 接口 adc 1025 0

• Altera SoC FPGA如何助力實(shí)現(xiàn)AI信道估計(jì)

  隨著無線系統(tǒng)的持續(xù)演進(jìn)，其能夠支持更多的連接設(shè)備和更高的數(shù)據(jù)需求，同時無線信號鏈的效率和精度也變得至關(guān)重要。信號鏈中的基

  2025-06-14 標(biāo)簽： fpga soc Altera 754 0

• 如何基于Altera Agilex 7 SoC FPGA實(shí)現(xiàn)高精度時間同步

  精確的時間同步是當(dāng)今無線接入網(wǎng) (RAN) 性能和穩(wěn)定性的基石。無論是協(xié)作多點(diǎn) (CoMP) 傳輸、低時延調(diào)度，還是基站

  2025-06-07 標(biāo)簽： fpga 英特爾 Altera 701 0

• 

  Altera A10 SoC HPS UART作為數(shù)據(jù)通訊接口應(yīng)用的配置與調(diào)試

  在嵌入式系統(tǒng)中，UART 串口通常用于調(diào)試和通訊。通常情況下，調(diào)試串口對波特率的大小沒有特別要求，一般配置是 11520

  2025-04-24 標(biāo)簽： 接口 Altera 串口 524 0

• Altera大學(xué)成立，助力FPGA教學(xué)發(fā)展與人才培養(yǎng)

  近日，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布成立 Altera 大學(xué)，旨在以高效、便捷的方式助力 FPGA

  2025-04-19 標(biāo)簽： fpga Altera 開發(fā)套件 629 0

• 英特爾向銀湖資本出售Altera 51%股份

  英特爾公司宣布已達(dá)成最終協(xié)議，將旗下 Altera 業(yè)務(wù) 51% 的股份出售給全球技術(shù)投資巨頭銀湖資本(Silver L

  2025-04-19 標(biāo)簽： fpga 英特爾 Altera 650 0

• 

  Altera 40G Ethernet IP環(huán)回測試教程

  本文將詳細(xì)介紹如何在 Quartus 22.2 環(huán)境下，使用 Toolkit 和工程測試方法，對 Altera 40G

  2025-04-19 標(biāo)簽： 測試 Altera IP 813 0

點(diǎn)擊查看更多