優(yōu)勢(shì)和特點(diǎn)

• 鎖相環(huán)(PLL)內(nèi)核
  參考輸入頻率達(dá)250 MHz
  可編程雙模預(yù)分頻器
  可編程電荷泵(CP)電流
  獨(dú)立的CP電源(VCP)可擴(kuò)展調(diào)整范圍
• 兩路1.6 GHz差分時(shí)鐘輸入
• 5個(gè)可編程分頻器，1至32整數(shù)分頻比
• 用于輸出到輸出延遲粗調(diào)的相位選擇

• 3路獨(dú)立的1.2 GHz LVPECL輸出
  加性輸出抖動(dòng)：225 fs RMS
• 2路獨(dú)立的800 MHz/250 MHz LVDS/CMOS輸出
  加性輸出抖動(dòng)：275 fs RMS
  1路輸出提供延遲精調(diào)，5位延遲字
• 4線或3線串行控制端口
• 節(jié)省空間的48引腳LFCSP封裝

產(chǎn)品詳情

AD9511提供多路輸出時(shí)鐘分配功能，并集成一個(gè)片內(nèi)鎖相環(huán)(PLL)內(nèi)核。它具有低抖動(dòng)和低相位噪聲特性，能夠極大地提升數(shù)據(jù)轉(zhuǎn)換器的時(shí)鐘性能。3路獨(dú)立的LVPECL時(shí)鐘輸出和2路LVDS時(shí)鐘輸出工作頻率分別為1.2 GHz和800 MHz?？蛇x的CMOS時(shí)鐘輸出工作頻率為250 MHz。

PLL部分由可編程參考分頻器(R)、低噪聲鑒頻鑒相器(PFD)、精密電荷泵(CP)和可編程反饋分頻器(N)組成。將外部VCXO或VCO連接到CLK2和CLK2B引腳時(shí)，最高達(dá)1.6 GHz的PLL輸出頻率可以與輸入?yún)⒖糝EFIN同步。

時(shí)鐘分配部分提供LVPECL輸出和可編程為L(zhǎng)VDS或CMOS的輸出。每路輸出都有一個(gè)可編程分頻器，可以旁路該分頻器或者設(shè)置最高32的整數(shù)分頻比。

用戶可以通過各分頻器改變一路時(shí)鐘輸出相對(duì)于其它時(shí)鐘輸出的相位，這種相位選擇功能可用于時(shí)序粗調(diào)。一路輸出還提供可編程延遲特性，具有最長(zhǎng)10 ns的用戶可選滿量程延遲值。該精調(diào)延遲模塊通過一個(gè)5位字進(jìn)行編程，提供32個(gè)可用的延遲時(shí)間供用戶選擇。

AD9511非常適合數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘應(yīng)用，利用亞皮秒抖動(dòng)編碼信號(hào)，可實(shí)現(xiàn)最佳的轉(zhuǎn)換器性能。

AD9511提供48引腳LFCSP封裝，額定溫度范圍為-40°C至+85°C，可以采用3.3 V單電源供電。如果用戶希望擴(kuò)展外部VCO的電壓范圍，可以利用最高達(dá)5.5V的電荷泵電源VCP。

應(yīng)用

• 低抖動(dòng)、低相位噪聲時(shí)鐘分配
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE?轉(zhuǎn)換器提供時(shí)鐘
• 無(wú)線基礎(chǔ)設(shè)施收發(fā)器
• 高性能儀器儀表
• 寬帶基礎(chǔ)設(shè)施

方框圖