MAX9489/MAX9471多輸出時(shí)鐘發(fā)生器構(gòu)建集成時(shí)鐘源

摘要：與典型的“本地”時(shí)鐘方案相比，集成的多輸出時(shí)鐘發(fā)生器有許多優(yōu)勢。本文探討了集中時(shí)鐘發(fā)生器(如MAX9489和MAX9471)的優(yōu)點(diǎn)，如：降低系統(tǒng)成本、良好的信號(hào)完整性、抑制干擾等，還給出了電路板設(shè)計(jì)的相關(guān)內(nèi)容，討論在使用集中時(shí)鐘源設(shè)計(jì)時(shí)所面臨的基本問題。

MAX9489/MAX9471是多輸出時(shí)鐘發(fā)生器，MAX9489設(shè)計(jì)用于SOHO路由器和網(wǎng)絡(luò)設(shè)備，MAX9471用于消費(fèi)電子設(shè)計(jì)。

與典型的“本地”時(shí)鐘方案相比，集中時(shí)鐘發(fā)生器能夠?yàn)槎?a target="_blank">端口、多模塊應(yīng)用提供更多的優(yōu)勢。

使用多輸出時(shí)鐘發(fā)生器時(shí)需要考慮一些實(shí)際問題，這里給出的指導(dǎo)方針有助于改善集中時(shí)鐘源的設(shè)計(jì)，盡可能消除對(duì)信號(hào)的不良影響，排除噪聲干擾，降低系統(tǒng)成本。本文利用原理框圖說明這些應(yīng)用。

集中時(shí)鐘源的應(yīng)用優(yōu)勢

現(xiàn)有的網(wǎng)絡(luò)路由器/交換機(jī)系統(tǒng)必須支持越來越多的連接端口和模塊，每個(gè)端口或模塊一般都需要一個(gè)參考時(shí)鐘，這個(gè)時(shí)鐘通常由與端口或模塊相關(guān)的本地晶體或晶體振蕩器提供。隨著端口數(shù)或模塊數(shù)的增多，參考時(shí)鐘的成本也會(huì)提高。而且，這種本地時(shí)鐘方案使得系統(tǒng)重新配置參考時(shí)鐘以便進(jìn)行測試非常困難，也不適合接口的電源管理和端口(或模塊)升級(jí)或降級(jí)。這也正是機(jī)頂盒和數(shù)字電視所面臨的設(shè)計(jì)挑戰(zhàn)。

集中時(shí)鐘發(fā)生器并不是一個(gè)新概念，它已廣泛用于PC機(jī)主板。例如，在機(jī)頂盒設(shè)計(jì)中，存在11個(gè)以上的不同接口或模塊，這些接口或模塊需要不同的時(shí)鐘。MAX9489能夠產(chǎn)生路由器和機(jī)頂盒所需要的全部時(shí)鐘，而不需要提供本地參考時(shí)鐘。利用一個(gè)諸如MAX9489和MAX9471的集成多輸出時(shí)鐘發(fā)生器，可以節(jié)省系統(tǒng)成本、提高設(shè)計(jì)對(duì)系統(tǒng)的控制能力。

MAX9489提供15路LVCMOS可編程時(shí)鐘輸出，每路時(shí)鐘具有10種不同的頻率選擇，適用于以太網(wǎng)、PCI、存儲(chǔ)器和MCU。在MAX9489中，每路時(shí)鐘可通過I²C接口單獨(dú)控制。另外，MAX9489的時(shí)鐘輸出頻率可以上、下調(diào)節(jié)5%或10%，方便了系統(tǒng)的過驅(qū)動(dòng)和欠驅(qū)動(dòng)測試。為了降低EMI，我們?cè)贛AX9489中還集成了擴(kuò)頻和擺率控制功能。圖1和圖2分別給出了MAX9489在路由器中的應(yīng)用框圖和MAX9471在機(jī)頂盒中的應(yīng)用框圖。


圖1. SOHO路由器系統(tǒng)框圖


圖2. 機(jī)頂盒系統(tǒng)框圖

電路板設(shè)計(jì)

使用集成的時(shí)鐘發(fā)生器進(jìn)行設(shè)計(jì)時(shí)，如何在不降低信號(hào)完整性的前提下解決時(shí)鐘的跨電路板連接是所面臨的一個(gè)設(shè)計(jì)難題。通常，時(shí)鐘引線的長度在3英寸到9英寸之間，對(duì)于這樣的引線長度，按照主板的設(shè)計(jì)原則，LVCMOS信號(hào)最高可以工作在150MHz。但是，必須仔細(xì)考慮電路板布局。需要解決兩個(gè)實(shí)際問題：必須減少較長的PCB引線對(duì)上升/下降時(shí)間造成的影響，另外，還要排除同一電路板上其它信號(hào)源的噪聲干擾問題。

降低對(duì)信號(hào)的影響

為了降低對(duì)信號(hào)上升/下降時(shí)間的影響，常常采用50Ω引線，并在CLK輸出引腳和引線之間插入一個(gè)25Ω至33Ω的電阻(Rs)。 已知驅(qū)動(dòng)器的上拉和下拉晶體管阻抗約為20Ω, 插入Rs能夠使LVCMOS驅(qū)動(dòng)器的總輸出阻抗匹配于50Ω引線。驅(qū)動(dòng)器電路原理圖如圖3所示。


圖3. LVCMOS輸出驅(qū)動(dòng)電路

表1給出了K和L的長度。

表1. LVCMOS時(shí)鐘布線長度

	K	L
Trace Length at 33MHz	0.1 to 1.0 inches	2 to 13 inches
Trace Length at 100MHz	0.1 to 1.0 inches	2 to 9 inches

電阻Rs應(yīng)該通過K英寸引線連接到LVCMOS輸出引腳。K和Rs的最佳值可通過試驗(yàn)或仿真確定。這些數(shù)值是驅(qū)動(dòng)器輸出阻抗、引線阻抗和長度的函數(shù)，還與實(shí)際元件、終端阻抗有關(guān)。如果輸出引腳到終端的距離少于2英寸，則不必使用Rs。當(dāng)時(shí)鐘頻率高于100MHz時(shí), 應(yīng)該進(jìn)一步減少時(shí)鐘引線長度。為了說明匹配引線能夠提供更好的信號(hào)完整性，我們用MAX9489產(chǎn)生一路100MHz的時(shí)鐘，并將其連接到一段5英寸長的50Ω引線上。圖4給出了在引線不同位置測試的波形。


圖4. 沒有引線時(shí)LVCMOS輸出引腳的波形


圖5. 終端有5英寸引線時(shí)的波形，Rs = 0Ω


圖6. 終端有5英寸引線時(shí)的波形，Rs = 33Ω、K = 0.5英寸

如圖4至圖6所示，通過在適當(dāng)位置增加Rs，有效改善了信號(hào)完整性。

避免噪聲干擾

為了解決噪聲干擾的第二個(gè)實(shí)際問題，我們需要減少時(shí)鐘與其它信號(hào)之間的相互干擾。時(shí)鐘引線最好夾在地線之間，如圖7所示。


圖7. 帶有地線隔離的時(shí)鐘布線

評(píng)估板和I²C編程

可以申請(qǐng)MAX9489評(píng)估板。如果系統(tǒng)中沒有I²C總線，請(qǐng)向Maxim索取I²C編程接口板，接口板帶有ID (型號(hào))，MAXSMBus。