女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

解決晶圓級封裝難題的新方案

h1654155971.8456 ? 來源:YXQ ? 2019-04-17 14:28 ? 次閱讀

如今,人們對先進封裝所面臨的挑戰已充分了解。然而,在薄化的器件芯片被封裝之前,就在晶圓級克服這些挑戰可以進一步增加價值和性能,同時降低擁有成本。

這些新材料已展示出超越其他現有解決方案的更出色性能,我們將結合示例,探討受益于使用經新技術制造的芯片的應用。

概述

更好的系統性能和功能、更低的功耗以及更小的外形尺寸是驅動當今封裝技術需要的主要因素。

廣泛用于大規模生產的晶圓級封裝 (WLP) 技術目前主要用于制造消費類產品,如智能手機、平板電腦和其他手持設備等。

許多封裝平臺正在部署,以便能夠實現更高性能的封裝、更低的成本、更小的外形尺寸,以及更高級別的集成。

晶圓級芯片尺寸封裝 (WLCSP) 因其成本性能比和無襯底封裝而具吸引力,但卻受到芯片尺寸的限制。

另一種替代方案,扇出型晶圓級封裝 (FOWLP) 技術正在研發和應用,因為它允許通過“扇出”與外部襯墊互連來增加 I/O 密度。最終使其具有更小的外形尺寸和更低的功耗。

異構集成的半導體封裝技術,如系統級封裝 (SIP) 和堆疊封裝 (PoP) 基礎結構,由于日益復雜的集成而面臨著重大挑戰。

晶圓級封裝挑戰

對于許多此類技術來說,薄化器件的襯底處理是制造流程中的一個主要挑戰。

硅晶片薄化至 <50 微米 (μm),或使用一個 RDL-first流程創建的重分布層 (RDL) 需非常小心且制造成本很昂貴。

處理過程要求使用通過臨時鍵合和解鍵合 (TBDB) 技術處理支撐襯底,以方便構建復雜的封裝基礎機構【1】。

使用熱塑性聚合物制造的臨時鍵合材料通常用于 TB/DB 工藝。

當與載體襯底一起使用時,它們能夠提供熱機械穩定性,并使薄型器件襯底更易于處理。

然而,在更高的溫度下,這些材料表現得更像液體,隨著熔體粘度的降低,機械穩定性也逐漸消失,材料軟化,從而降低了鍵合層的穩定性。

器件晶圓可能發生變形和分層,導致下游工藝出現問題【2】。

現在我們已經對先進封裝目前所面臨的一些挑戰進行了高層次的研究,接下來,我們將更深入地探索其中的一些技術。

第 II 部分將研究chip-first和chip-last工藝程流之間的區別,以及為什么后者更受關注和歡迎。

Chip-First或Chip-Last流程

兩類主要的扇出型晶圓級封裝 (FOWLP) 技術是chip-first和chip-last工藝,又稱 RDL-first。

chip-first和chip-last工藝流程都需要高溫和高真空工藝來創建重分布層 (RDL)。

當今的 FOWLP 工藝所需的材料需要能夠承受高溫和惡劣的化學環境,同時保持對器件襯底的機械支持。

對于chip-first工藝來說,在熱壓過程中,先將單一芯片放置在用臨時鍵合材料或熱釋放膠帶 (TRT) 處理過的襯底上,然后再用環氧樹脂成型化合物 (EMC) 包覆成型并固化。

高溫電介質處理會產生應力并導致載體晶圓與 EMC 之間產生翹曲。

在 EMC 工藝流程中,由于襯底翹曲和鍵合材料軟化導致的芯片移動和偏離會造成 RDL 與嵌入芯片的錯位【1】。

晶圓在晶圓廠加工完畢后,芯片就會被切成小塊。然后,通過取放系統將芯片放置在基于環氧樹脂模塑料上的新的 200 毫米或 300 毫米圓晶圓上。

封裝工藝在這個新的晶圓上進行,切割芯片,以便獲得在扇出型封裝中的芯片。

盡管chip-first封裝在過去 10 年里一直用于生產,但這一工藝也存在一些挑戰。

在工藝流程中,晶圓可能會發生翹曲,嵌入的芯片可能會發生位移,從而導致良率下降。

另一方面,Chip-last/RDL-first還沒有得到廣泛應用,但是人們對這種方法的興趣正在增加,因為它使用了與chip-first非常不同的工藝。

RDL-first對于希望從chip-first FOWLP 過渡到尚未準備好應對 2.5D/3D 封裝的芯片制造商來說,是一種理想的工藝。

在 RDL-first工藝流程中,玻璃載體晶圓被涂上可去除的激光脫模材料,而 RDL 將在此基礎上構建。

激光脫模材料需要具有良好的熱穩定性、機械穩定性和化學穩定性,才能經受住薄化、背面介質和沉淀這幾道工藝。

首先構建 RDL,然后安裝芯片。在該流程中,RDL 結構既可以進行電子測試,也可以進行目視檢查,以確定良率損失,從而避免將好的芯片放置在不好的位置。該流程特別適合于良率至關重要的大型 I/O 芯片。

為了確保 FOWLP 成功,無論采用chip-first還是 RDL-first方法,使用合適的鍵合材料來確保重組晶圓的穩定性和均勻性則至關重要。Brewer Science 已經為此研制了一系列材料。

BrewerBOND?T1100和BrewerBOND?C1300系列材料代表了新一代鍵合系統,能夠提供更高的產量和熱穩定性。

這些材料在較高的工藝溫度下提供了更好的機械穩定性、良好的化學耐受性,不管是晶圓級或面板級工藝,都能在室溫下進行鍵合和解鍵合。

較低的總厚度變化 (TTV) 加上該系統機械強度的增加,可使超薄背面晶圓進行薄化,實現研磨后晶圓厚度小于50μm。

BrewerBUILD? 材料是單層高吸收材料,可用于 RDL 的構建和組裝,并專為激光燒蝕工藝而設計。

這些材料增加了 308 nm 至 355 nm 波長的吸光度,并在激光燒蝕工藝中為器件晶圓提供保護。

除了在激光燒蝕工藝中提高性能之外,新一代材料還具有較強的耐溶劑性,對多種材料的附著力高,并且燒蝕后具很好的溶劑清洗效果【2】。

用于FOWLP工藝的材料

本部分,我們將進一步探討在上文中介紹的用于扇出型晶圓級封裝 (FOWLP)的BrewerScience的BrewerBOND? T1100和BrewerBOND? C1300系列材料

該系統由一種應用于玻璃載體晶圓的低 Tg 熱固性材料組成,然后鍵合至器件晶圓上,而器件晶圓上已經涂有相應的高 Tg 鍵合材料。

在室溫下鍵合之后,鍵合對既可以暴露在紫外線 (UV) 下,也可以在熱板上烘烤以固化熱固性材料

圖 1:典型工藝流程

當在 350°C 溫度下處理時,BrewerBOND?T1100 系列材料仍然可溶于溶劑,且在 300°C 以下幾乎沒有熔體流動。

涂層后,這種材料可以高度適形,甚至可以薄涂一層來覆蓋嚴重不平的表面。

圖 2 是使用掃描電子顯微鏡 (SEM),在 80-μm 焊料隆起焊盤上加工的 BrewerBOND?T1100 系列材料的 2.15-μm 薄膜的橫截面。

圖 2:BrewerBOND? T1100 材料的保形涂敷

BrewerBOND? C1300 系列材料擁有較高的熔態流動性(低 Tg),在固化前為液體的形態。

這樣能夠無需施壓就能在室溫下與 BrewerBOND?T1100 系列材料鍵合。鍵合后,這種材料需要一個固化過程來形成鍵合層。這一特性使得該系統即使在高溫下也具有較高的機械強度(表 1)。

表 1:材料屬性

電介質處理、金屬沉淀和金屬退火是需要使用高溫的工藝。

這些新一代 BrewerBOND? 材料能夠維持鍵合層的完整性,不會分解、釋氣或回流。

這些材料在 350°C 下加熱三個小時后,在氮氣中進行的等溫熱重分析 (TGA) 顯示,其重量損失不到 6%。

在 FOWLP 技術中,材料對有機和無機襯底以及金屬層的附著也是必要的。

如圖 3 所示,新型鍵合材料對銅板和環氧樹脂成型化合物 (EMC) 均展示出良好的附著性。

圖 3:鍵合材料上的銅沉淀:(A) 材料附著性差,顯示有缺陷;(B)材料附著性好,無缺陷。

在鍵合過程中,BrewerBOND?T1100 系列材料連同 BrewerBOND?C1300 系列材料都顯示出對常見的下游濕化學工藝的耐受性。

工藝完成后,載體襯底可以通過機械釋放或激光燒蝕技術從薄化的器件上移除。

這兩種工藝均可在室溫下完成,且都是輕力技術,可與薄化襯底一起使用。

當使用激光燒蝕工藝時,BrewerBOND?T1100 系列材料吸收激光燒蝕過程中用于在 308 nm 和 355 nm 解鍵合時的能量,從而防止激光直接損傷器件晶圓。

解鍵合完成后,可以使用溶劑或氧等離子體蝕刻工藝從器件襯底上去除 BrewerBOND?T1100 系列材料。

可以使用 Dynaloy 出售的 Dynasolve? 220 清潔劑材料,從載體襯底上去除 BrewerBOND? C1300 系列材料。

總結

Brewer Science公司正在研發新型臨時鍵合材料和工藝,為 FOWLP 技術的發展鋪平道路。

當作為一個系統使用時,這些材料能夠改善在高真空和高溫下加工的薄化、鍵合晶圓的機械穩定性。

耐化學性與室溫鍵合和解鍵合技術相結合,在降低擁有成本的同時,提供了附加價值并提高了性能。

對于 RDL-first工藝,Brewer Science 最近推出了用于構建和裝配的 BrewerBUILD? 材料,它可以成為熱釋放膠帶的優選替代品。

這些新材料促進了低能量激光解鍵合工藝,為擁有低碳殘留的器件晶圓提供了更好的保護。

Brewer Science公司 將通過提供新一代材料來支持 FOWLP 技術,從而繼續推進晶圓級封裝 (WLP) 技術的發展。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 晶圓
    +關注

    關注

    52

    文章

    5124

    瀏覽量

    129168
  • 封裝
    +關注

    關注

    128

    文章

    8509

    瀏覽量

    144798

原文標題:解決晶圓級封裝難題的新方案

文章出處:【微信號:eda365wx,微信公眾號:EDA365電子論壇】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    什么是扇出封裝技術

    扇出封裝(FO-WLP)通過環氧樹脂模塑料(EMC)擴展芯片有效面積,突破了扇入型封裝的I/O密度限制,但其技術復雜度呈指數
    的頭像 發表于 06-05 16:25 ?344次閱讀
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>扇出<b class='flag-5'>封裝</b>技術

    什么是扇入封裝技術

    在微電子行業飛速發展的背景下,封裝技術已成為連接芯片創新與系統應用的核心紐帶。其核心價值不僅體現于物理防護與電氣/光學互聯等基礎功能,更在于應對多元化市場需求的適應性突破,本文著力介紹
    的頭像 發表于 06-03 18:22 ?221次閱讀
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>扇入<b class='flag-5'>封裝</b>技術

    扇出型封裝技術的工藝流程

    常規IC封裝需經過將與IC封裝基板焊接,再將IC基板焊接至普通PCB的復雜過程。與之不同,WLP基于IC
    的頭像 發表于 05-14 11:08 ?446次閱讀
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術的工藝流程

    封裝工藝中的封裝技術

    我們看下一個先進封裝的關鍵概念——封裝(Wafer Level Package,WLP)。
    的頭像 發表于 05-14 10:32 ?448次閱讀
    <b class='flag-5'>封裝</b>工藝中的<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術

    封裝技術的概念和優劣勢

    封裝(WLP),也稱為封裝,是一種直接在
    的頭像 發表于 05-08 15:09 ?398次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術的概念和優劣勢

    簽約頂級封裝廠,普萊信巨量轉移技術掀起封裝和板封裝的技術革命

    經過半年的測試,普萊信智能和某頂級封裝廠就其巨量轉移式板封裝設備(FOPLP)設備XBonder Pro達成戰略合作協議,這將是巨量轉移技術在IC封裝領域第一次規模化的應用,將掀起
    的頭像 發表于 03-04 11:28 ?620次閱讀
    簽約頂級<b class='flag-5'>封裝</b>廠,普萊信巨量轉移技術掀起<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>和板<b class='flag-5'>級</b><b class='flag-5'>封裝</b>的技術革命

    深入探索:封裝Bump工藝的關鍵點

    實現芯片與外部電路電氣連接的關鍵結構。本文將深入解析封裝Bump工藝的關鍵點,探討其技術原理、工藝流程、關鍵參數以及面臨的挑戰和解決方案
    的頭像 發表于 03-04 10:52 ?1500次閱讀
    深入探索:<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>Bump工藝的關鍵點

    SOT1381-2芯片尺寸封裝

    電子發燒友網站提供《SOT1381-2芯片尺寸封裝.pdf》資料免費下載
    發表于 02-08 17:30 ?0次下載
    SOT1381-2<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>芯片尺寸<b class='flag-5'>封裝</b>

    的環吸方案相比其他吸附方案,對于測量 BOW/WARP 的影響

    在半導體制造領域,的加工精度和質量控制至關重要,其中對 BOW(彎曲度)和 WARP(翹曲度)的精確測量更是關鍵環節。不同的吸附方案
    的頭像 發表于 01-09 17:00 ?639次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>的環吸<b class='flag-5'>方案</b>相比其他吸附<b class='flag-5'>方案</b>,對于測量<b class='flag-5'>晶</b><b class='flag-5'>圓</b> BOW/WARP 的影響

    封裝技術詳解:五大工藝鑄就輝煌!

    隨著半導體技術的飛速發展,封裝(Wafer Level Packaging, WLP)作為一種先進的封裝技術,正逐漸在集成電路
    的頭像 發表于 01-07 11:21 ?1369次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術詳解:五大工藝鑄就輝煌!

    什么是微凸點封裝

    微凸點封裝,更常見的表述是微凸點技術或
    的頭像 發表于 12-11 13:21 ?760次閱讀

    利用全息技術在硅內部制造納米結構的新方

    本文介紹了一種利用全息技術在硅內部制造納米結構的新方法。 研究人員提出了一種在硅內部制造納米結構的
    的頭像 發表于 11-18 11:45 ?677次閱讀

    中興通訊展示創新方案與實踐成果

    2024 MWC 上海在上海新國際博覽中心正式召開,中興通訊以“未來進行時”為主題全面呈現在連接、算力、產業數字化、終端等方面的創新方案與實踐成果。
    的頭像 發表于 10-15 10:15 ?887次閱讀

    詳解不同封裝的工藝流程

    在本系列第七篇文章中,介紹了封裝的基本流程。本篇文章將側重介紹不同
    的頭像 發表于 08-21 15:10 ?2723次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>的工藝流程

    扇入型和扇出型封裝的區別

    封裝是一種先進的半導體封裝技術,被廣泛應用在存儲器、傳感器、電源管理等對尺寸和成本要求較高的領域中。在這些領域中,這種技術能夠滿足現代
    的頭像 發表于 07-19 17:56 ?2441次閱讀