概述
ADuM4150是一款5kV rms、6通道SPIsolator ^?^ 數(shù)字隔離器，針對隔離式串行外設(shè)接口(SPI)進行了優(yōu)化。(提供3.75kV rms型號)。這款器件基于ADI公司的iCoupler ^?^ 芯片級變壓器技術(shù)，在CLK、MO/SI、MI/SO和SS SPI總線信號中具有低傳播延遲特性，可支持最高17 MHz的SPI時鐘速率。 這些通道在工作時具有14 ns傳播延遲和1 ns抖動，以針對SPI優(yōu)化時序。

ADuM4150隔離器還額外提供兩個獨立的低數(shù)據(jù)速率隔離通道，每個方向一個通道。 器件以250 kbps數(shù)據(jù)速率對慢速通道中的數(shù)據(jù)進行采樣和串行化，并伴有2.5 μs抖動。

ADuM4150還支持器件主機側(cè)的延遲輸出時鐘。 該輸出可與主機上的額外時鐘端口搭配，以支持40 MHz的時鐘性能。 更多信息參見“延遲時鐘”部分。
數(shù)據(jù)表：*附件：ADUM4150用于SPI高速接口的5kV專用隔離器技術(shù)手冊.pdf

應(yīng)用

• 工業(yè)可編程邏輯控制器(PLC)
• 傳感器隔離

特性

• 延遲時鐘模式下支持最高40 MHz的SPI時鐘速度
• 4線模式下支持最高17 MHz的SPI時鐘速度
• 4個高速、低傳播延遲、SPI信號隔離通道
• 2個數(shù)據(jù)速率為250 kbps的數(shù)據(jù)通道
• 延遲補償時鐘線
• 20引腳SOIC_IC封裝，爬電距離為8.3 mm
• 工作溫度高達：125°C
• 高共模瞬變抗擾度：>25 kV/μs
• 安全和法規(guī)認證
  • UL認證符合UL 1577標準
    • 1分鐘5000 V rms，SOIC長封裝
  • CSA元件驗收通知5A
  • VDE合格證書
    • DIN V VDE V 0884-10 (VDE V 0884-10):2006-12
    • VIORM = 849 V峰值

框圖

引腳配置描述

典型性能特征

應(yīng)用信息

簡介

ADuM4150 屬于一系列器件，旨在優(yōu)化 SPI（串行外設(shè)接口）的隔離以實現(xiàn)高速傳輸，并提供額外的低速通道用于控制和狀態(tài)監(jiān)測功能。這些隔離器基于差分 iCoupler 技術(shù)，可實現(xiàn)更高的速度和更低的噪聲抗擾度。

高速通道

ADuM4150 有四個高速通道。前三個通道（CLK、MISO、MOSI，斜杠表示隔離器中特定輸入與輸出連接所形成的數(shù)據(jù)路徑）經(jīng)過優(yōu)化，可在 A 級實現(xiàn)低傳播延遲，或在 B 級實現(xiàn)高噪聲抗擾度。B 級版本與 A 級版本的區(qū)別在于，B 級的這三個通道中添加了毛刺濾波器，這會增加傳播延遲。B 級的最大傳播延遲為 14ns，支持最高 17MHz 的標準 4 線 SPI 時鐘速率。不過，由于 B 級版本中沒有毛刺濾波器，要確保不存在小于 10ns 的虛假毛刺。

B 級器件中小于 10ns 的毛刺可能會導(dǎo)致第二個數(shù)據(jù)位丟失。這種脈沖會在輸出上表現(xiàn)為虛假的數(shù)據(jù)轉(zhuǎn)換，在下一個有效數(shù)據(jù)沿刷新時得到糾正。建議在噪聲環(huán)境中使用 A 級器件。

ADuM4150 的 SPI 信號路徑、引腳命名和數(shù)據(jù)方向之間的關(guān)系匯總于表 19 中。

數(shù)據(jù)路徑與 SPI 模式無關(guān)。CLK 和 MOSI SPI 數(shù)據(jù)路徑針對傳播延遲和通道間匹配進行了優(yōu)化。MISO SPI 數(shù)據(jù)路徑針對傳播延遲進行了優(yōu)化。器件不會對時鐘通道的極性進行同步；因此，對于數(shù)據(jù)通道的定時沒有約束。為了與標準 SPI 接口兼容，從選擇引腳（MSS）始終處于激活狀態(tài)，且在未選擇外設(shè)時不會三態(tài)。這就避免了在不添加中繼器緩沖器或多路復(fù)用器的情況下，將多個 MI 線一起連接。

SS（次級選擇）通常是一個低有效信號，在 SPI 和類 SPI 總線中可具備多種不同功能。它在 A 級和 B 級中都可觸發(fā)毛刺濾波器；因此，SS 路徑包含一個毛刺濾波器，可防止短脈沖傳播到輸出，從而在操作中導(dǎo)致其他錯誤。MSS 信號需要在 B 級器件的第一個有效時鐘沿之前有 10ns 的建立時間，以允許毛刺濾波器增加傳播時間。

低速數(shù)據(jù)通道

低速數(shù)據(jù)通道作為經(jīng)濟高效的隔離數(shù)據(jù)路徑提供，適用于定時要求不嚴格的場景。器件的所有高速和低速輸入在一側(cè)進行采樣，然后在另一側(cè)同步、分組并移位穿過隔離線圈。高速通道進行直流精度比較，低速數(shù)據(jù)通過在對側(cè)讀取輸入進行傳輸。之后，由器件進行處理、解包，并因高速通道的定時偏差將其發(fā)送回，這一過程在內(nèi)部處理，低速數(shù)據(jù)則被鎖存到輸出端。這種雙向數(shù)據(jù)傳輸由一個自由運行的內(nèi)部時鐘控制。由于數(shù)據(jù)基于該時鐘在離散時間點采樣，低速通道的傳播延遲在 0.1μs 到 2.6μs 之間，具體取決于輸入數(shù)據(jù)沿相對于內(nèi)部采樣時鐘的位置。

圖 10 說明了低速通道的工作特性。

• 點 A：數(shù)據(jù)在被采樣前，最多可能在 0.1μs 到 2.6μs 內(nèi)發(fā)生變化，然后才會輸出。這種差異表現(xiàn)為傳播延遲存在 2.5μs 的不確定性。
• 點 B：小于最低低速脈沖寬度的數(shù)據(jù)脈沖可能根本不會傳輸，因為它們可能無法被采樣。

延遲時鐘

延遲時鐘（DCLK）功能允許 SPI 數(shù)據(jù)傳輸速度突破通常由傳播延遲限制的速度。最大延遲時鐘速度在標準 4 線 SPI 應(yīng)用中設(shè)定，要求數(shù)據(jù)在互補時鐘沿移位，并在另一個時鐘沿返回。