概述
[ADuM7640]/[ADuM7641]/[ADuM7642]/ADuM7643 是采用ADI公司iCoupler ^?^ 技術的6通道數字隔離器。這些1kV數字隔離器件采用小型20引腳QSOP封裝。在僅需功能隔離時，與2.5kV或5kV隔離解決方案相比，這些器件可節約空間且成本更低。

像ADI公司的許多隔離器一樣，該產品系列采用3.0V至5.5V的電源電壓，并且功耗極低，僅為其它數字隔離器的十分之一至六分之一。除此之外，DuM7640/ADuM7641/ADuM7642/ADuM7643還提供低脈沖寬度失真（C級小于6 ns）和逐通道毛刺濾波器以保護設備不受外來噪聲干擾。四種通道方向組合提供1Mbps或25Mbps的最高數據速率。在沒有輸入電源的情況下，所有型號的缺省輸出均為邏輯高電平狀態。
數據表：*附件：ADuM7640 ADuM7641 ADuM7642 ADuM7643 1 kV RMS 四通道數字隔離器技術手冊.pdf

應用

• 通用多通道隔離
• SPI接口/數據轉換器隔離
• RS-232/RS-422/RS-485收發器
• 工業現場總線隔離

特性

• 小型20引腳QSOP封裝
• 1000 V rms隔離額定值
• 低功耗工作
  3.3 V工作電壓
  • 每個通道1.6 mA（最大值，0 Mbps至1 Mbps）
  • 每個通道7.8 mA（最大值，25 Mbps）
    5 V工作電壓
  • 每個通道2.2 mA（最大值，0 Mbps至1 Mbps）
  • 每個通道11.2 mA（最大值，25 Mbps）
• 雙向通信
• 數據速率最高可達25 Mbps (NRZ)
• 3 V/5 V電平轉換
• 工作溫度最高可達：105℃
• 高共模瞬變抗擾度：>15 kV/μs

功能框圖

引腳配置描述

典型性能特征

應用信息

印刷電路板布局

ADuM7640/ADuM7641/ADuM7642/ADuM7643 數字隔離器需要外部電容來為邏輯接口供電。電源去耦電容應盡可能靠近電源引腳放置。在 Pin 1（VCC1）和 Pin 20（GND1）、Pin 11（VCC2）和 Pin 10（GND2）、Pin 21（VCC3）和 Pin 14（GND3）、Pin 9（VCC4）和 Pin 19（GND4）之間連接 100nF 陶瓷電容，為邏輯側和總線側電源去耦。電容值應在 0.01μF 至 0.1μF 之間。去耦電容應盡可能靠近電源引腳放置，且電容到電源的走線長度不應超過 20mm。

在涉及跨隔離柵快速瞬變的應用中，務必使電路板布局對稱，以最大程度減少耦合。這樣，任何耦合產生的用戶影響都會在電路板兩側均勻分布。若未遵循此設計準則，可能會導致隔離柵兩側出現電壓差，這可能會損壞數字隔離器。

通過適當的電路板布局，ADuM7640/ADuM7641/ADuM7642/ADuM7643 可輕松滿足 CISPR 22 Class B（EN55022 Class B）和 FCC Class B 輻射標準，適用于不受限環境。對于嚴格的 EMI 緩解要求，包括筆記型電腦和機頂盒應用，請參閱 AN-1109《應用布局與 PCB 布局規則》。

傳播延遲相關參數

傳播延遲是描述邏輯信號通過組件傳播所需時間的參數。輸出到輸入的傳播延遲是信號從低到高轉換的時間。高到低轉換的傳播延遲時間可能與低到高轉換的不同。

脈沖寬度失真指的是這些傳播延遲值之間的最大差異，它表明定時信號被傳遞的準確程度。

通道間延遲匹配是指 ADuM7640/ADuM7641/ADuM7642/ADuM7643 組件內單個通道的傳播延遲差異的最大量。

傳播延遲變化是指在相同條件下工作的多個 ADuM7640/ADuM7641/ADuM7642/ADuM7643 組件之間的傳播延遲差異的最大量。

直流正確性

隔離器輸入的正向和負向邏輯轉換會導致窄（~1 ns）脈沖被發送到解碼器以設置幀。在沒有輸入邏輯轉換的情況下，解碼器接收不到這些脈沖，表明輸入為邏輯 1。在一組刷新脈沖指示輸入正確狀態未被發送超過約 5 μs 后，隔離器的接收側邏輯會假定輸入丟失，并且接收側輸出被強制為默認高電平狀態。這可防止在待機或斷電時出現錯誤輸出。

磁場抗擾度

ADuM7640/ADuM7641/ADuM7642/ADuM7643 數字隔離器的磁場抗擾度由變壓器接收線圈中感應的電壓決定，該電壓會設置或重置解碼器。以下分析確定了 ADuM7640/ADuM7641/ADuM7642/ADuM7643 數字隔離器可在其中工作而不會導致解碼器錯誤的最大允許磁場。ADuM7640/ADuM7641/ADuM7642/ADuM7643 對共模磁場不太敏感，因為變壓器在差分模式下工作。

變壓器輸出的脈沖幅度大于 1.0 V。解碼器的判決閾值約為 0.5 V，這意味著在接收器中感應的電壓可高達 0.5 V 而不會導致錯誤。接收線圈上感應的電壓由下式給出：

其中：

• ω 是角頻率（以 rad/s 為單位）。
• B 是接收線圈中的磁通密度（以高斯為單位）。
• r_{n} 是接收線圈中第 n 匝的半徑（以英寸為單位）。
• n_{r} 是 ADuM7640/ADuM7641/ADuM7642/ADuM7643 中接收線圈的匝數。

假設感應電壓在解碼器處最大為 0.5 V，且有 0.5 V 的裕量，則可計算給定頻率下的最大允許磁場。結果如圖 22 所示。