12月30日，據臺灣經濟日報消息稱，臺積電近期完成CPO與半導體先進封裝技術整合，其與博通共同開發(fā)合作的CPO關鍵技術微環(huán)形光調節(jié)器（MRM）已經成功在3nm制程試產，代表后續(xù)CPO將有機會與高性能計算（HPC）或ASIC等AI芯片整合。

值得注意的是，由于CPO模組當中封裝程序相當復雜及良率仍偏低，未來CPO當中的部分OE（光學引擎）封裝訂單亦有可能從臺積電分出到其他封測廠。

業(yè)界分析，臺積電目前在硅光方面的技術構想主要是將CPO模組與CoWoS或SoIC等先進封裝技術整合，讓傳輸信號不再受傳統(tǒng)銅線路的速度限制，估臺積電明年將進入送樣程序，1.6T產品最快2025下半年進入量產，2026年全面放量出貨。

據悉，臺積電的CPO及SoIC整合預期將會把OE與112G的SerDes晶粒對接在運算晶片當中，且旁邊將堆疊HBM高效能記憶體，讓訊號能直接以光傳輸模式與其他運算晶片交互運算，以實現未來AI運算所需超高效能。

來源經濟日報

聲明：本網站部分文章轉載自網絡，轉發(fā)僅為更大范圍傳播。 轉載文章版權歸原作者所有，如有異議，請聯系我們修改或刪除。聯系郵箱：viviz@actintl.com.hk， 電話：0755-25988573

審核編輯 黃宇