易靈思Ti180報錯分析cannot connect to more than 4 different clocks per region on left and right
報錯：cannot connect to more than 4 different clocks per region on left and right
今天在Ti180分配LVDS的時候出現了這個錯誤。原因是在pinout文件中對應的Clock Region中，不能超過4個時鐘去驅動。
也就是GPIOR_PN_42,41,40三組差分對，不能由兩組LVDS來驅動，因為每組LVDS時鐘有lvds_fast_clk和lvds_slow_clk兩個，兩組就會有4個時鐘在Region clock R13區域。
| Emulated MIPI RX Function | LVDS and MIPI Pairs | Clock Region |
| RX_DATA_P1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_P0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_N7_I7 | GPIOR_PN_40 | R13 |
| RX_DATA_P7_I7 | GPIOR_PN_40 | R13 |
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
時鐘
+關注
關注
11文章
1879瀏覽量
132836 -
lvds
+關注
關注
2文章
1111瀏覽量
67069 -
易靈思
+關注
關注
5文章
52瀏覽量
5149
發布評論請先 登錄
相關推薦
熱點推薦
易靈思鈦金系列時鐘選擇功能-2 以Ti60F225為例來介紹如何實現下面的4選擇1時鐘選擇功能
在trion要實現一個4選1時鐘復用或許比較麻煩。但是在鈦鑫上已經給出了解決方案。這里以Ti60F225為例來介紹如何實現下面的4選擇1時鐘選擇功能。 在FPGA的top,bottom,rig
易靈思邀您相約2025上海國際汽車工業展覽會
第二十一屆上海國際汽車工業展覽會將于2025年4月23日至5月2日在國家會展中心上海舉行。作為專注于FPGA芯片領域的創新型企業，易靈思將攜基于16nm鈦金系列FPGA開發的汽車相關解
易靈思2025 FPGA技術研討會北京站圓滿結束
易靈思2025FPGA技術研討會北京站于4月10日在北京麗亭華苑酒店圓滿結束!本次研討會吸引了來自全國各地的行業專家、工程師及企業代表踴躍參與，現場座無虛席，氣氛熱烈。
采用易靈思Ti60F100的Ti60F100I3評估板詳解
簡介? ?? TI60F100-DK是一款采用易靈思Ti60F100開發的評估板。 采用底板和核心板分離的方式來實現。單獨的核心板主要是考慮
MIPI2.5G DPHY CSI2DSI demo移植 -v1
最近陸續有客戶在評估易靈思的Ti180。Ti180的MIPI 2.5G是硬核。今天做一個簡單的移植來試驗下MIPI DSI 驅屏。 因為有客
賽靈思低溫失效的原因，有沒有別的方法或者一些見解？
賽靈思低溫失效的原因，有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區間，然后呢我們到了0°以下就不工作了，然后在低溫的情況下監測了電流和電壓都正常，頻率也都正常，頻率不是FPGA的頻率是晶振的頻率，焊接的話七臺都不行都是這個，0°一下就不工作了，是怎么
發表于 12-30 16:28
易靈思FPGA產品的主要特點
近年來，全球半導體供應鏈屢受挑戰，芯片短缺問題一度對行業產生深遠影響。易靈思通過優化供應鏈管理、強化產能規劃，確保客戶的FPGA需求得到及時滿足。面向工業控制、機器視覺、醫療影像、消費電子、汽車智駕等一眾終端領域，
需要在3105上實現這樣的功能，將line1的音頻信號從3105的left_lop和right-lop輸出，為什么沒有聲音？
我現在需要在3105上實現這樣的功能，將line1的音頻信號從3105的left_lop和right-lop輸出。
方法有三種：
1、通過寄存器R108直接將line1接到left
發表于 11-08 08:26
TLV320AIC3101寄存器配置，PGA_L/R直接到left_lop/right_lop沒有聲音怎么解決？
我有如下問題：
mic1l/line1接的是從PC電腦輸出的音頻信號，left_lop，right_lop接著音響的左右聲道。
我想從PGA_L/R直接輸出到音響（left
發表于 11-08 07:28
請問TLV320AIC3101的LEFT_LOM/LEFT_LOP可否接成RCA單端輸出？
手冊中描述TLV320AIC3101音頻輸出包括：HPLCOM/HPLOUT,HPRCOM/HPROUT,RIGHT_LOM/RIGHT_LOP,LEFT_LOM/LEFT_LOP，
發表于 10-25 17:11
TLV320AIC3101左右聲道LEFT-ADC與RIGHT-ADC采集相互之間會串音，為什么？
問題：使用TLV320AIC3101芯片，左右聲道分開，軟件配置完全按照左聲道LEFT-ADC只接入MIC1LP/M，右聲道RIGHT-ADC只接入MIC1RP/M，MIC2L/R電路上沒有任何
發表于 10-11 07:18
易靈思的時鐘網絡問題
的CLKMUX_L;右側的PLL(包括PLL_TR0,PLL_TR1和PLLBR0)上右側的CLKMUX_R。
當兩側要上全局時鐘網絡的時鐘超過8個時就會報錯。
I2S Master bits_per_sample != bits_per_chan情況下工作不正常是怎么回事？
32位寬（datasheet要求SCK頻率為WS的64倍）。
現象：
使用邏輯分析儀抓包發現每個channel的sck數量始終等于代碼中定義的采樣深度(bits_per_sample)，與通道深度無關
發表于 06-19 06:14
ESP32從機設置bits_per_sample為32的情況下，從機無法向主機發送數據的的原因？
,.bits_per_sample = 32,.channel_format = I2S_CHANNEL_FMT_RIGHT_LEFT,//2-channels.communication_format
發表于 06-17 06:51
工商網監
評論