廣義的集成電路制造主要包括設(shè)計(jì)、制造和封裝(含測(cè)試)叁個(gè)方面。?

集成電路最初的設(shè)計(jì)方法是全手工設(shè)計(jì)，如手工畫因，人工刻制曝光用的多層掩模等。人工設(shè)計(jì)僅適用于小規(guī)模集成電路。20世紀(jì)70 年代，第一代集成電路。計(jì)算機(jī)輔助設(shè)計(jì) (Integrated Circuit Computer Aided Design, ICCAD)系統(tǒng)問世。由于當(dāng)時(shí)的計(jì)算機(jī)存儲(chǔ)量不夠大，運(yùn)算速度也不夠快，因此 ICCAD 工具只能簡單處理版圖級(jí)設(shè)計(jì)問題。20 世紀(jì) 70 年代末，出現(xiàn)了份真和自動(dòng)布局布線工具，提高了集成電路的設(shè)計(jì)效率。1983年，工作站(Workstation)在市場(chǎng)上鎖露頭角。有力地支持了 ICCAD 技術(shù)的發(fā)展，出現(xiàn)了第二代 ICCAD 系統(tǒng)，增加子邏輯級(jí)設(shè)計(jì)功能，20世紀(jì)90年代，ICCAD 系統(tǒng)進(jìn)入第叁代 將行為級(jí)設(shè)計(jì)以硬件描述語言(Hardware Description Language, HDL) 的方式納入自動(dòng)化設(shè)計(jì)的范疇。

進(jìn)入21 世紀(jì)后，集成電路設(shè)計(jì)向可制造設(shè)計(jì) (Design for Manufacturability,DFM)方向發(fā)展，其重要技術(shù)方向有軟硬件協(xié)同設(shè)計(jì)、衛(wèi) 庫、低功耗設(shè)計(jì)、可靠性設(shè)計(jì)，以及系統(tǒng)芯片 (System on Chip, SoC)和系統(tǒng)級(jí)封裝 (Sxstem in Package, SiP)。??

集成電路制造是一個(gè)在特定薄膜上制造特定圖形的過程。其中的氧化、外延、摻雜(擴(kuò)散、離子注人)、沉積(物理氣相沉積、化學(xué)氣相沉積)等工藝為薄膜制造工藝，光刻(曝光和刻蝕)工藝為圖形制作工藝。

曝光和刻蝕是集成電路完成圖形制作的最核心工藝，縮小加工尺寸首先要減小曝光光源的波長。

20世紀(jì) 70年代中期以前，曝光光源為汞燈，永燈是一種多波長的光源，其波長范圍為 400~700nm。1982 年，曝光光源改進(jìn)為紫外線 (Ulraviolet, UV)g線(波長為 436nm)和i線(波長為 365nm)。1994 年，曝光光源波長進(jìn)人深紫外線(DUV)領(lǐng)域，主要為準(zhǔn)分子激光 KrF(波長為 248nm)和 ArF(波長為 193nm)。

2003年12月，荷蘭 ASML (Advanced Semiconductor Material Lithography) 公司發(fā)布了全球首套商用浸沒式光刻 (Inmersion Lithogrephy) 設(shè)備，將純凈水充滿投影物

鏡最后一個(gè)透鏡的下表面與硅片之間，使得曝光光源的有效波長縮短，將 193mm 光刻延伸到 32nm CMOS 技術(shù)節(jié)點(diǎn)。此外，利用雙曝光/成像(Double Exposure/ Double Pattering)技術(shù)，將193nm 浸沒式光刻技術(shù)擴(kuò)展到了 10n/ n 技術(shù)節(jié)點(diǎn)。

經(jīng)過一定圖形曝光后的薄膜，還必須去除不需要的部分才能得到所希望的圖形，這就是刻蝕工藝。最初的刻蝕技術(shù)是濕法刻蝕，由于是各向同性腐蝕，所以對(duì)圖形尺寸的控制性較差。1980年以后，刻蝕技術(shù)進(jìn)人干法刻蝕的時(shí)代，其中包括等離子刻蝕和反應(yīng)離子刻蝕 (Reactive lon Etching， RIE)，后者是當(dāng)前主流的刻蝕技術(shù)。

當(dāng)所有的晶體管通過薄膜技術(shù)和光刻技術(shù)在硅片上制作完成時(shí)，還必須采用互連技術(shù)將上百萬乃至數(shù)十億個(gè)晶體管按照所設(shè)計(jì)的規(guī)則連接起來才能形成真正的電路。最初的互連材料是鋁，研究表明，0.25μm 工藝(鋁導(dǎo)線，Sio?介質(zhì))的情況下，由互連產(chǎn)生的延遲已經(jīng)超過門電路的延遲。1907 年，IBM 宣布推出了采用銅(電導(dǎo)率為59.6x10?S/m) 互連技術(shù)的芯片，這就是著名的鑲嵌工藝整機(jī)或系統(tǒng)是集成電路與最終消費(fèi)者之問的界面，集成電路只有通過在整機(jī)或系統(tǒng)中的應(yīng)用才能體現(xiàn)其價(jià)值;封裝是集成電路芯片與整機(jī)或系統(tǒng)的界面，只有經(jīng)過封裝后的芯片才能裝人系統(tǒng)，并在系統(tǒng)中發(fā)揮應(yīng)有的效用款動(dòng)的套成電路封裝沿用丁晶休管外i (Transistor Ouuline, 10)封裝狂式。20世紀(jì)00年代中期，雙列直括封裝 (Double In-line Package， DIP)成為集成電路卦裝的主流。20世紀(jì)80年代，表面貼裝技術(shù) (Sutace Mount Technology，SMT) 得到長足發(fā)展，出現(xiàn)丁多種封裝形式，如塑料有號(hào)線片式載體 ( Plastie Leaded Chip Camrier, PLCC) 封裝、塑料四面引線扁平封裝 (Plastic Quad Flat Package, POFP) 等。

20 世紀(jì)80年代至90年代，集成電路封裝引腳開始由周邊型向面陣型發(fā)展，如針概陣列 (Pin Grid Array,PGA)封裝。自20 世紀(jì)90年代的球柵陣列(Bar Grid Aray, BGA)封裝開始，封裝的 “插裝”概念被 “貼裝”所顛覆，“管腳”被“焊球”所替代。20 世紀(jì)末，芯片尺才封裝 (Chip Size Package, CSP)解決了芯片面積小而封裝面積大的矛盾，引1發(fā)了封裝技術(shù)的革命。今后集成電路封裝將向系統(tǒng)級(jí)封裝 (System in Package, SiP)的方向發(fā)展。3D 封裝中最重要的技術(shù)是硅通孔 (Through Silicon Vias, TSV)，該技術(shù)基于 IBM 的 Merlin Smith 和 Emamuel Stem 于1964 年的發(fā)明專利，2010 年以后開始在集成電路封裝中得到應(yīng)用。

集成電路制造技術(shù)中的另一個(gè)發(fā)展趨勢(shì)是硅片直徑不斷增大。以Intel 生產(chǎn)線為例，1972年硅片直徑為 3in，1992,年為 200mm，2002 年 Intel 建立了第一條300mm 硅片的生產(chǎn)線。

綜上所述，集成電路制造技術(shù)發(fā)展的重要里程碑如圖所示。

審核編輯：湯梓紅