女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何正確使用in_system_ibert呢?

冬至子 ? 來源:FPGA LAB ? 作者:李銳博恩 ? 2023-06-21 14:40 ? 次閱讀

in_system_ibert IP定制要點

串行收發器的位置

在ISI定制中,需要選擇所使用的串行收發器的位置,如下:

圖片

對應的IP端口處也會出現相應的端口,例如上圖選擇了2個Quad,也就是8個通道的串行收發器,那么對應的drp接口就有8個。

但這個對應關系讓人很迷惑,具體的通道和drp端口信號是如何對應的呢?

圖片

如果有著嚴格的對應關系,那么數據手冊或者其他形式有必要給出必要的說明,而不是讓用戶去猜測!人們常常犯著經驗主義的錯誤,認為既然讓你選擇了Quad和通道,那么就應該對應連接?我在拿不準的時候也聽過如此的論調,并信以為然,這花費了我很多的時間去尋找對應關系,并最終一無所獲,當你使用了大量的通道,例如幾十個,那么這種對應關系的尋找會更加消耗你的時間,特別是當項目中需要被測眼圖的transceiver一方,有著混亂的通道使用!不管是什么原因,為了原理圖布線方面也好,或者是任性使用,例如:如下定義的rx:

input [31:0] rx;

每4位使用一個Quad,也就是4個通道,對應關系如下:rx[0] 對應通道x1y39 rx[1] 對應通道x1y38 rx[2] 對應通道x1y37 rx[3] 對應通道x1y36

rx[4] 對應通道x1y35 rx[5] 對應通道x1y34 rx[6] 對應通道x1y33 rx[7] 對應通道x1y32

看起來已經有點意思了,這種還是倒過來約束的,還行,能接受。如果是下面這種對應關系:rx[0] 對應通道x1y36 rx[1] 對應通道x1y37 rx[2] 對應通道x1y38 rx[3] 對應通道x1y39

rx[4] 對應通道x1y32 rx[5] 對應通道x1y33 rx[6] 對應通道x1y34 rx[7] 對應通道x1y35

這就必須譴責了。如果有幾十個通道,你說怎么玩吧,如果in_system_ibert又需要嚴格的通道對應關系,那么信號的連接將變得十分不直觀,讓接盤開發者面臨青筋暴裂的危險。

還是去看數據手冊吧,那么一個不起眼的IP核,拿不準的時候也需要閱讀數據手冊!如果有現場支持工程師,這種問題也不要問了,因為他很可能自家的數據手冊都沒有閱讀,就按照慣性思維告訴你,如果不需要嚴格通道對應,人家IP核讓你選擇干嘛,然后你深信不疑,胡亂猜測,呃呃呃,gt1對應x1y39,或者gt1對應x1y0,白白浪費時間,項目做到最后,還對自己隱隱懷疑。或者最后結果沒有問題,還以為,自己的運氣是好的,選擇是對的,并輸出文檔,告訴隊友,就得這樣干,我試過!!!

ISI內核沒有收發器位置約束,也沒有為所選收發器更新任何屬性。所選的收發器信息僅用于創建ISI模板,并在下載bit文件后在串行IO分析器中分組/顯示所選的收發器。

很明顯了,沒有位置約束,所選擇的收發器信息僅僅用于創建例化模板。告訴你有多少個gt,你接進去就完事了。

總結:最接近真理的地方在數據手冊上,我們(除了制定者,設計者)外都是閱讀者,各色各樣的閱讀者容易忽略部分信息,或者根據慣性思維來判斷,因此,帶著問題去數據手冊尋找答案。

如何例化in_system_ibert?

由于這個IP沒有提供例子程序,所以要正確無誤地使用這個IP,還有一定的疑惑點?這個時候誰也別問,因為你可能問的人也只是聽說過,或者見過,真正手把手體驗過,實踐過的人,也許很難精確遇到。如果你問了,他們會告訴你,把drp接口連接上去就好了,然后你看看你自己的應用場景,已經定制好的aurora,或者jesd,srio等等,我了個去,怎么沒有drp端口,如何和in-system-ibert的drp接口連接? 當你找不到drp接口的時候,他們也許又會告訴你,在ip核內部有,引出來?你若懷疑,甚至還怪你資歷不夠的意思?

我來告訴你,IP核是不要輕易改動的,或者說不要改動,如果你找不到drp接口,可以嘗試看看數據手冊,或者試試去掉某些選項,或者添加某些選項,但我建議還是看看收據手冊,數據手冊會有那個接口的描述,你會得到答案。

這里就已經可能解決很多疑惑了,但是還不夠,沒有個示例來參考,又沒有例子工程,我會不放心我連接的對不對,或者說對這個IP核使用的對不對,因為我一旦例化進去,并生成bit流,工程大了會消耗大量的時間,怎么辦呢?

為了提高成功率還是要找到一個這個ip核使用的例子程序來研究研究,這里建議可以使用transceiver IP,內部有例化in-system-ibert的選項,你勾選之后隨便生成一個例子程序,就可以看到這個ip核到底怎么使用的,照葫蘆畫瓢,是最直接的方式。

例如:

圖片

生成例子程序:

圖片

加粗樣式

對著程序看看如何無誤地使用in-system-ibert,并且如何配合VIO IP核來使用,都可以清晰地看到解決辦法!

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 收發器
    +關注

    關注

    10

    文章

    3640

    瀏覽量

    107379
  • FPGA設計
    +關注

    關注

    9

    文章

    428

    瀏覽量

    27140
  • 串行收發器
    +關注

    關注

    0

    文章

    14

    瀏覽量

    9588
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    AMD自適應計算加速平臺之GTYP收發器誤碼率測試IBERT實驗(6)

    實驗VIvado工程為“ibert_test”,目錄中還有一個“ibert_ex”,是生成的測試工程。
    的頭像 發表于 04-12 16:22 ?2466次閱讀
    AMD自適應計算加速平臺之GTYP收發器誤碼率測試<b class='flag-5'>IBERT</b>實驗(6)

    是否有關于為GTY收發器發布IBERT的討論?

    是否有關于為GTY收發器發布IBERT的討論?現在可用的Virtex UltraScale器件是XCVU095-FFVD1924,它具有GTH和GTY收發器。在2014.2中,該部分的IP目錄中有一
    發表于 09-28 11:28

    為什么工具在沒有IBERT環回模式的情況下顯示NO LINK

    2.0Gbps。當我通過使用收發器IP從我們的原始板接收串行數據時,接收的數據是正確的。但是我無法測量IBERT。謝謝。以上來自于谷歌翻譯以下為原文Hi I try to measure IBERT
    發表于 09-28 11:34

    IBERt virtex 6.是否可以在FPGA上同時運行外部時鐘模塊和IBERT模塊?

    我正在研究IBERt virtex 6.是否可以在FPGA上同時運行外部時鐘模塊和IBERT模塊。外部時鐘模塊的輸出在IBERT中被指定為外部時鐘引腳號?
    發表于 03-11 09:28

    加載比特流到device.ibert核心沒有顯示任何鏈接是為什么?

    所有的,我遵循xtp200-kc-705-ibert-c-2014.pdf和ibert核心工作正常的evk.Now我想使用ibert核心部分xc7k325ktffg676-2我遵循幾乎相同的步驟,但當我我正在加載比特流到devi
    發表于 05-20 10:19

    如何使用IBERT生成眼圖

    嗨,我有一個AD9625 ADC(數據表)被路由到xc7z045ffg676-2上的8個GTX端口。我想使用IBERT 3.0查看眼圖。我可以找到的所有示例和文檔都使用環回來測試GTX端口(即一個
    發表于 05-22 10:18

    IBERT設計如何配置?

    你好, 我遇到了生成IBERT設計的問題。第一個配置工作正常,但如果我在示例項目中修改IBERT核心,那些更改將不會生效。對于Virtex設計,我修改了IBERT內核中選定的庫重建設計,然后在
    發表于 08-05 13:36

    如何使用ISE 14.7并且使用斯巴達6生成了IBERT核心?

    我正在使用IBERT進行掃描測試,發現IBERT控制臺上用于掃描測試日志,掃描測試圖和掃描測試信息的單選按鈕丟失了。我正在使用ISE 14.7并且使用斯巴達6生成了IBERT核心。有沒有人看到同樣的問題?
    發表于 08-10 10:27

    IBERT軟件或Artix FPGA存在問題?

    我目前正在使用Artix 50T(速度等級2)上的IBERT,我有點擔心在近端PCS環回模式下運行時的IBERT結果......該項目是為TE0714電路板配置的IBERT IP示例,需要進行較小
    發表于 08-26 07:34

    利用 IBERT 進行 GTX 信號眼圖測試 精選資料分享

    利用 IBERT 進行 GTX 信號眼圖測試8.5.4.1 概述Vivado中提供了1種IBERT工具用于對Xilinx FPGA芯片的高速串行收發器進行板級硬件測試。通過IBERT我們可...
    發表于 07-20 07:28

    利用IBERT核對GTX收發器板級測試

    一、概述 IBERT(集成誤碼率測試儀)是xilinx為7系列FPGA GTX收發器設計的,用于評估和監控GTX收發器。IBERT包括在FPGA邏輯中實現的模式生成器和檢查器,以及對端口的訪問
    發表于 06-21 11:23

    使用Vivado 2016.3中IBERT調試的好處及步驟

    了解使用Vivado 2016.3中引入的系統內IBERT進行調試的好處,以及將其添加到設計中所需的步驟。
    的頭像 發表于 11-20 06:43 ?5994次閱讀

    關于IBERT for GTY中兩點總結

    IBERT測試中需要注意的有以下兩個要點
    的頭像 發表于 02-16 16:21 ?2740次閱讀
    關于<b class='flag-5'>IBERT</b> for GTY中兩點總結

    基于IBERT的GTX數據傳輸測試

    本文介紹一個FPGA開源項目:基于IBERT的GTX數據傳輸測試。IBERT是指誤碼率測試,在Vivado軟件中,IBERT 7 Series GTX IP核可用于對 Xilinx FPGA芯片
    的頭像 發表于 08-31 11:45 ?3386次閱讀
    基于<b class='flag-5'>IBERT</b>的GTX數據傳輸測試

    高速串行總線系列-IBERT使用介紹

    前言 在調試MGT Bank的時候總會出現這樣那樣的問題,我們有時候會用到這個工具IBERT,那IBERT究竟是什么IBERT簡介 IBERT
    的頭像 發表于 12-20 09:38 ?1554次閱讀
    高速串行總線系列-<b class='flag-5'>IBERT</b>使用介紹