概述

本文介紹一個(gè)FPGA開(kāi)源項(xiàng)目：基于IBERT的GTX數(shù)據(jù)傳輸測(cè)試。IBERT是指誤碼率測(cè)試，在Vivado軟件中，IBERT 7 Series GTX IP核可用于對(duì) Xilinx FPGA芯片的高速串行收發(fā)器（GTX）通信情況進(jìn)行板上測(cè)試。利用該IP核可以得到 GTX通信誤碼率，同時(shí)結(jié)合眼圖，有助于我們FPGA硬件的GTX通信穩(wěn)定性進(jìn)行驗(yàn)證。

該項(xiàng)目對(duì)GTX收發(fā)器進(jìn)行外部自回環(huán)數(shù)據(jù)傳輸，也就是將同一對(duì)收發(fā)器的收發(fā)端口短接，通過(guò)對(duì)比收發(fā)的特定格式數(shù)據(jù)流得到誤碼率。文章未尾有該項(xiàng)目Vivado工程源碼獲取方式，希望小伙伴們點(diǎn)贊、分享、投個(gè)幣支持一下~

軟硬件平臺(tái)

軟件平臺(tái) ：Vivado 2017.4;

硬件平臺(tái) ：XC7A35TFTG256-1;

IBERT參數(shù)配置

千兆速率配置

千兆速率測(cè)試應(yīng)該選擇千兆以太網(wǎng) gigabit ethernet 測(cè)試協(xié)議；

該工程只測(cè)試SFP+接口的2組GTX，因此GTX Quad選擇 1 ；

GTX參考時(shí)鐘選擇 125****MHZ ；

本工程采用的FPGA板卡，與SFP+連接的GTX位于BANK12，所以選擇QUAD_112 使能 千兆以太網(wǎng) 協(xié)議；

125MHZ差分晶振與REFCLK1連接，因此參考時(shí)鐘選擇 MGTREFCLK1 112 ；

用戶時(shí)鐘源選擇其中一個(gè)通道即可；

IBERT內(nèi)部邏輯工作時(shí)鐘選擇GTX輸入的 125Mhz 時(shí)鐘即可，當(dāng)然也可以采用外部時(shí)鐘；

萬(wàn)兆速率配置

萬(wàn)兆速率測(cè)試選擇的協(xié)議為萬(wàn)兆以太網(wǎng) tenGBASE-R ，參考時(shí)鐘選擇 156.25MHZ ；

其余設(shè)置與千兆速率一致；

由于SFP+接口位于BANK 12，所以在 QUAD_112 使能 萬(wàn)兆以太網(wǎng)協(xié)議 ；

參考時(shí)鐘選擇 MGTREFCLK0 112 ；

同樣，將GTX輸入的 156.25MHZ 時(shí)鐘作為IBERT工作時(shí)鐘即可，不需要提供額外的外部時(shí)鐘；

功能測(cè)試

該Vivado工程基于Xilinx 提供的IBERT IP核對(duì)GTX光通信進(jìn)行了干兆以太網(wǎng)以及萬(wàn)光以太網(wǎng)兩種速率下的測(cè)試，通過(guò)分析誤碼率以及眼圖情況驗(yàn)證FPGA板卡GTX通信的穩(wěn)定性。

千兆速率測(cè)試

點(diǎn)擊 Serial I/O Links 窗口 Reset 按鈕，對(duì)IBERT進(jìn)行復(fù)位，可以看到Errors為0，表示誤碼率為0，GTX硬件工作穩(wěn)定；

同時(shí)，也可以修改測(cè)試數(shù)據(jù)類型，例如PRBS 23-bit等，但要讓收發(fā)數(shù)據(jù)類型一致，然后點(diǎn)擊Reset進(jìn)行復(fù)位；

另外，還可以通過(guò)眼圖觀察GTX信號(hào)完整性，千兆速率眼圖如下圖所示：

萬(wàn)兆速率測(cè)試

誤碼率測(cè)試操作步驟和千兆一致，得到的眼圖和千兆速率測(cè)試有所不同，如下圖所示。萬(wàn)兆速率下的眼圖藍(lán)色區(qū)域面積比千兆小，主要原因是萬(wàn)兆速率下，信號(hào)頻率更高，在傳輸過(guò)程中損耗更大，上下沿變得更加平緩。