在上次的方案我有給大家介紹一款基于DSPG D7的4MIC降噪會議音響的方案，得到了很多客戶的青睞，很多客戶也立案做了很多項(xiàng)目，這里感謝各位的支持。這次我給大家介紹一個級聯(lián)會議音響的項(xiàng)目，有興趣的客戶可以接著往下看。

由于目前的音箱大都以單個音箱為主，如果會議室較大，無法達(dá)到理想的效果。級聯(lián)音箱可以通過有線和無線的方式實(shí)現(xiàn)級聯(lián)。

為了達(dá)到聲音播放與拾音同步的效果，利用DSPG現(xiàn)具備的一套適用于級聯(lián)音響的Daisy Chain技術(shù)，微秒級的同步精度，達(dá)到了很好的語音播放，拾音同步的效果。基于此技術(shù)可以支持無線和有線的級聯(lián)方式，為了考慮到時間精度我這里給大家講解我們搭建的有線級聯(lián)方案。

我這里給大家講解一下Daisy Chain的概念。

.Daisy Chain 提高設(shè)備范圍/房間覆蓋率，可以適用于大型會議室。

.Daisy Chain 設(shè)備激活離通話者最近的MIC。

.Daisy Chain 設(shè)備共同工作將繼續(xù)支持每個設(shè)備的功能集-良好的雙通話性能，以及回聲消除，波束形成和噪聲消除。

.Daisy Chain設(shè)備離網(wǎng)絡(luò)最近的設(shè)備是主設(shè)備，其他的是從設(shè)備。

.主設(shè)備通過USB或藍(lán)牙連接到筆記本電腦/移動設(shè)備

.主從設(shè)備通過藍(lán)牙、USB、DECT或3.5mm模擬電纜連接

.當(dāng)設(shè)備使用藍(lán)牙或USB連接時，設(shè)備之間的時鐘漂移是預(yù)期的，由Rate Adaptation管理

.設(shè)備之間的互聯(lián)應(yīng)確保音頻信號在Daisy Chain連接上的固定延時。

Daisy Chain 的技術(shù)支持模擬線連接、藍(lán)牙連接、USB 數(shù)據(jù)線連接以及DECT連接的多種方式， 如方案方框圖所示。基于我這個方法，我主要是講解基于模擬線連接的方式，也就是通過4段的3.5mm的音頻線來實(shí)現(xiàn)級聯(lián)的效果。

我們這里搭建的主控mcu是基于高通平臺的QCC3024 藍(lán)牙芯片，DSPG采用的是D7這顆IC,搭建用的是我們自己畫的D7 evb。

這里我給大家講解一下大致的原理部分，會議音響的用途主要用于電話會議或者聽歌的用途，其電話會議技術(shù)層面我們簡稱Voice Call Use Case，聽歌的場景簡稱Music Use Case。

在該項(xiàng)目的設(shè)計中我們需要使用到D7的是哪個TDM口，其使用是TDM0對接MCU（QCC3024）I2S輸出/入作為參考信號以及D7 voice call use case處理后的音頻傳給mcu的信號、TDM1是音頻的輸出口，也就是傳給speack輸出的音頻數(shù)據(jù)（這里只需要做輸出就行），TDM2是兩個音響之間的連接通道，用于傳遞級聯(lián)的數(shù)據(jù)。

如下是Voice Call Use Case使用場景，如下方框圖所示，其中綠色的箭頭描述是通話下行的工作流程，藍(lán)色的箭頭描述是通話上行的工作流程。

通話下行的工作描述：

手機(jī)與QCC3024通過藍(lán)牙連接（該為master機(jī)器），將下行的數(shù)據(jù)從QCC3024的I2S端口輸出到master的TDM0端口，然后TDM0分兩路傳輸：一路通過自身算法的AGC/EQU/DRC模塊后傳輸?shù)絋DM1口，DTM1再經(jīng)過DAC輸出到speack上。

另一路是直接傳輸?shù)絋DM2，經(jīng)過DAC模塊輸出給slave機(jī)器。

Slave機(jī)器通過TDM2口接收master傳過來的聲音，也通過自身算法的AGC/EQU/DRC模塊后傳輸?shù)絋DM1口，DTM1再經(jīng)過DAC輸出到speack上。

這樣就達(dá)到了級聯(lián)同時輸出的效果。

通話上行的工作描述：

Slave機(jī)器啟動voiceCall,將4個MIC的數(shù)據(jù)收集起來，經(jīng)過自身算法的AEC/BF/VCP等算法后，集成一路有效的音頻數(shù)據(jù)，通過TDM2輸出到master機(jī)器的TDM2口。

Master機(jī)器啟動voiceCall,將4個MIC的數(shù)據(jù)收集起來，經(jīng)過自身算法的AEC/BF/VCP等算法后，集成一路有效的音頻數(shù)據(jù)，然后再將slave機(jī)器傳過來的數(shù)據(jù)一起合到MMC模塊進(jìn)行算法處理，

MMC處理完成后，將數(shù)據(jù)直接通過TDM0傳輸給QCC3024的I2S端口，作為上行數(shù)據(jù)處理。

如下是Music Use Case的應(yīng)用場景，如下方框圖所示。其綠色的箭頭的指示為左右聲道的傳輸流程。

Music Use Case的傳輸是QCC3024 msater機(jī)器將音頻數(shù)據(jù)通過I2S輸出傳輸給TDM0口，TDM0將左聲道數(shù)據(jù)通過自身bypass的功能傳輸?shù)絋DM1，經(jīng)過DAC傳輸?shù)絪peack輸出。

Master機(jī)器通過TDM0將右聲道的數(shù)據(jù)傳輸給TDM2，再經(jīng)過TDM2輸出到slave機(jī)器的TDM2口，slave機(jī)器通過自身bypass的功能傳輸?shù)絋DM1，經(jīng)過DAC傳輸?shù)絪peack輸出。

軟件實(shí)現(xiàn)方法：

配置QCC3024為I2S輸出，設(shè)置采用率為48K，32bit

移植DSPG的固件到QCC3024的平臺上，接口設(shè)定為SPI接口。

錄音測試截圖：

通過邏輯分析儀抓取的數(shù)據(jù)波形圖：

MCU選擇的要求：

mcu 必須要支持I2S輸出，要支持SPI傳輸接口以及快速的傳輸速率（10M/s）,這里我們選擇高通QCC3024，是可以完全滿足要求，最主要是可以得到大聯(lián)大D7+QCC平臺的技術(shù)全面支持。我這里選用了QCC3024，當(dāng)前客戶們可以依據(jù)你們自己的需求，選擇不同的MCU平臺。只需要符合上述的要求就可以了。

D7 PCB layout 的技術(shù)要求：

1、按照DSPG的要求 對D7板layout必須要4層板或以上。

2、如果MIC是固定在PCB板上，4個MIC的上下距離要保持在7CM以上。

? 場景應(yīng)用圖

? 產(chǎn)品實(shí)體圖

? 展示版照片

? 方案方塊圖

? PCB Layout 圖

? 核心技術(shù)優(yōu)勢

DBMD7基于三個CEVA-X DSP處理器。該芯片配備了相關(guān)接口，用于與系統(tǒng)中的其他設(shè)備進(jìn)行通信，如應(yīng)用處理器（AP）、編解碼器、數(shù)字麥克風(fēng)和傳感器。

DBMD7提供了以下組合：

? 三種高性能、高效率、低功耗的VLIW/SIMD數(shù)字信號處理器

? 支持豐富的接口集

? 體積小，適合移動設(shè)備

獨(dú)立操作，與手機(jī)AP的簡單接口

? 預(yù)處理算法最多可用于8個麥克風(fēng)，以提高語音觸發(fā)（VT）、語音命令（VC）和自動語音識別（ASR）性能。

? 發(fā)送路徑：VT/VC，VC和音頻緩沖，ASR預(yù)處理：回聲消除（AEC），BF和降噪（NR）

? 接收路徑：音頻處理算法

? 語音通話中最多可使用8個麥克風(fēng)的預(yù)處理算法

? 發(fā)送路徑：AEC、NR、EQ、自動增益控制（AGC）

? 接收路徑：NR、AGC、EQ、揚(yáng)聲器處理

DSP核心

? DBMD7包括三個CEVA-X2 DSP處理器：

? 雙可編程高頻DSP處理器，運(yùn)行高達(dá)700兆赫。

? 一個可編程低功耗DSP處理器，運(yùn)行高達(dá)125MHz，用于低泄漏VT、檢測和激活。

? 每個CEVA-X DSP處理器提供：

? 程序緊耦合內(nèi)存（PTCM）：64 KB RAM

? 程序緩存：32 KB

? 數(shù)據(jù)緊耦合存儲器（DTCM）：64KB RAM

? 數(shù)據(jù)緩存：64 KB

? 3個非矢量中斷，1個矢量中斷，1個NMI

? 4MB AXI共享RAM

? 僅限LP處理器的64KB ROM

? 方案規(guī)格

該方案的MUC，我們采用的是Qualcomm 的QCC3024藍(lán)牙芯片，與DSPG的傳輸接口是通過SPI接口，因?yàn)镾PI的傳輸速度快而又穩(wěn)定。

DBMD7支持用于引導(dǎo)和控制的外部主機(jī)接口，速度如下：

? SPI：高達(dá)25 Mbps

? I2C：最高3 Mbps

? UART：高達(dá)6 Mbps

DBMD7 DSP核心

? DBMD7包括三個CEVA-X2 DSP處理器：

? 雙可編程高頻DSP處理器，運(yùn)行高達(dá)700兆赫。

? 一個可編程低功耗DSP處理器，運(yùn)行高達(dá)125MHz，用于低泄漏VT、檢測和激活。

? 每個CEVA-X DSP處理器提供：

? 程序緊耦合內(nèi)存（PTCM）：64 KB RAM

? 程序緩存：32 KB

? 數(shù)據(jù)緊耦合存儲器（DTCM）：64KB RAM

? 數(shù)據(jù)緩存：64 KB

? 3個非矢量中斷，1個矢量中斷，1個NMI

? 4MB AXI共享RAM

? 僅限LP處理器的64KB ROM

安全加速器

對代碼安全保護(hù)、身份驗(yàn)證和回滾保護(hù)的安全引導(dǎo)支持提供以下服務(wù)：

? AES 128代碼解密

? 基于ECDSA的代碼認(rèn)證驗(yàn)證

? 沙二段（224256）

? 散列公鑰存儲的OTP（Fuse）處理和使用

QCC3024硬件規(guī)格:

? 90-ball 5.5 x 5.5 x 1.0 mm 0.5 mm pitch VFBGA

? 藍(lán)牙5.1規(guī)格、DSP最高頻率120MHz

? 一路SPI，支持主或從模式，速率高達(dá)15.4 Mbps

? 支持APTX、AAC、SBC codec

? 三核處理器架構(gòu)與低功耗應(yīng)用

? 輸出支持立體聲