大家好，我是硬件花園，一名樂于分享的硬件工程師。關(guān)注我，了解更多精彩內(nèi)容！

1 前言

加速電容一般應(yīng)用于高速場(chǎng)合，在相同容值的情況下優(yōu)先使用高頻特性好的瓷片電容，如果驅(qū)動(dòng)電路中要求加速電容承受負(fù)壓則必須選擇無極性電容如瓷片電容。下文主要從電容的大小來分析阻容負(fù)載驅(qū)動(dòng)電路和晶體管驅(qū)動(dòng)電路中加速電容的選型。

2 加速電容選型

2.1 阻容負(fù)載驅(qū)動(dòng)電路加速電容大小選擇

當(dāng)階躍開始瞬間t=0時(shí)輸出電壓為：

當(dāng)負(fù)載電容充電完成，階躍穩(wěn)定t=∞時(shí)輸出電壓為：

從上面的分析可以看出在整個(gè)階躍響應(yīng)過程中輸出電壓分為兩個(gè)階段，電壓突變開始時(shí)輸出電壓值由電容分壓決定，當(dāng)負(fù)載電容完成充電后輸出電壓值由電阻分壓決定。所以如果

，輸出電壓會(huì)有拐點(diǎn)。

當(dāng)

時(shí)，如圖3.1所示C1=50pF，C2=50pF，R1=1K，R2=10M，輸入5V階躍的輸出波形。

上圖中，Vout1=2.50V，Vout2=4.99V，輸出電壓首先迅速上升到Vout1再緩慢上升到Vout2，出現(xiàn)了明顯的上升拐點(diǎn)。 當(dāng)

時(shí)，如圖3.2所示C1=10nF，C2=50pF，R1=1K，R2=5K。輸入5V階躍的輸出波形。

上圖中，Vout1=4.97V，Vout2=4.17V，輸出波形電壓首先迅速上升到Vout1再緩慢下降到Vou2出現(xiàn)明顯的過沖現(xiàn)象。 為了取得理想的輸出波形，加速電容C1應(yīng)該滿足

比例關(guān)系，但是電容取值有限，很難做到。 實(shí)際應(yīng)用中只要使得二者取值接近就可以了。 以圖3.2中的驅(qū)動(dòng)電路為例，負(fù)載電阻R2=5K，負(fù)載電容C2=50pF，驅(qū)動(dòng)電阻R1=1K，根據(jù)

可以求得理想的加速電容值為250pF，但是250pF不是通用的電容取值，可以使用通用的270pF來代替，雖然

但是二者取值已經(jīng)非常接近。可以滿足一般的應(yīng)用要求。如圖3.3所示為加速電容C1=270pF時(shí)的輸出波形，Vout1=4.21V，Vout2=4.16V。

2.2 晶體管驅(qū)動(dòng)電路加速電容大小選擇

將在《加速電容在電路中的妙用》中提到的圖2.4電路中的加速電容從1nF換成10pF，在相同的測(cè)試條件下使用Multisim仿真輸入和輸出波形如圖3.4所示。

從上圖看出，輸入和輸出波形仍然會(huì)有存儲(chǔ)時(shí)間ts=90ns，加速電容變小后其存儲(chǔ)的電荷減少了，不能完全中和掉基區(qū)的過量電荷，剩余的電荷通過電阻緩慢釋放，所以輸入輸出仍然存在延遲。通過實(shí)際測(cè)試，加速電容越大存儲(chǔ)時(shí)間越小，但并不是電容越大越好。將圖2.4電路中的加速電容從1nF換成1uF，在相同的測(cè)試條件下使用Multisim仿真輸入和輸出波形如圖3.5所示。

從上圖看出，電容加大后存儲(chǔ)時(shí)間基本消除了，但是輸出波形存在嚴(yán)重的下沖現(xiàn)象達(dá)到了-2.2V。三極管的集電極和基極之間存在一個(gè)寄生電容Cbc如圖3.6所示，不同的三極管Cbc大小存在差異，2N2222內(nèi)部的Cbc為10pF，輸入高電平時(shí)加速電容充電，最終在C1兩端產(chǎn)生(Vin-0.7)V的電壓差，當(dāng)從高電平降到低電平的瞬間，由于C1兩端電壓不能突變?cè)诨鶚O產(chǎn)生一個(gè)放電電壓，同時(shí)Cbc電容兩端電壓也不能突變，基極的放電電壓會(huì)通過Cbc影響集電極的輸出電壓。

C1電容大小會(huì)影響基極的放電電壓。如圖3.7所示，C1電容變小時(shí)，其存儲(chǔ)的電荷減少了，在基極產(chǎn)生的放電電壓幅值變小，輸出電壓基本無過沖，C1電容變大后，存儲(chǔ)電荷增多了，在基極產(chǎn)生的放電電壓幅值變大，輸出電壓出現(xiàn)明顯過沖。

根據(jù)上述分析，在晶體管驅(qū)動(dòng)電路中，加速電容如果選擇過小仍然會(huì)有延遲時(shí)間，如果過大則會(huì)造成輸出波形出現(xiàn)過沖，所以電容值應(yīng)該通過實(shí)測(cè)具體電路的輸出波形來選擇。

審核編輯：湯梓紅