Verilog中關(guān)于文件操作的系統(tǒng)任務(wù)
Verilog提供了很多對文件操作的系統(tǒng)任務(wù)和函數(shù)，例如打開關(guān)閉文件、向文件寫入值、從文件讀出值等等。
當(dāng)我們使用這些文件操作時，需要注意文件屬性和變量內(nèi)容，選擇正確的系統(tǒng)任務(wù)，提供相關(guān)參數(shù)，以避免一些不必要的錯誤。這里主要介紹關(guān)于文件打開/關(guān)閉、文件寫入和文件讀出相關(guān)的操作。
文件打開/關(guān)閉
| 文件打開 | a=$fopen("file.txt","w") | 打開file.txt文件，a為返回32bit文件描述符 |
| 文件關(guān)閉 | $fclose(a) | 關(guān)閉a描述的對應(yīng)文件 |
文件寫入
| $fdisplay | 按順序或條件寫，自動換行 |
| $fwrite | 按順序或條件寫，不自動換行 |
| $fstrobe | 語句執(zhí)行完畢后選通寫文件 |
| $fmonitor | 只要有數(shù)據(jù)變換就寫文件 |
文件讀出
| $fgetc | 按字符讀文件 |
| $fgets | 按行讀文件 |
| $fscanf | 按格式讀文件 |
| $fread | 按二進(jìn)制讀文件 |
除此之外，還有兩個常用的系統(tǒng)任務(wù)$readmemb和$readmemh，用于從文件中讀取數(shù)據(jù)到存儲器中。讀取的內(nèi)容只包括：空白位置（空格、換行、制表格(tab和form-feeds),注釋行、二進(jìn)制或十六進(jìn)制的數(shù)字。
假設(shè)file.txt文件中的數(shù)據(jù)為
12345678
5a5a5a5a
deadbeef
87654321
本文主要介紹常用的文件操作系統(tǒng)任務(wù)，其余沒介紹的大家可以按需學(xué)習(xí)。
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
Verilog
+關(guān)注
關(guān)注
28文章
1366瀏覽量
111813 -
函數(shù)
+關(guān)注
關(guān)注
3文章
4371瀏覽量
64201 -
文件操作
+關(guān)注
關(guān)注
0文章
7瀏覽量
5401
原文標(biāo)題：Verilog中關(guān)于文件操作的系統(tǒng)任務(wù)
文章出處：【微信號：IP與SoC設(shè)計，微信公眾號：IP與SoC設(shè)計】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
關(guān)于verilog中的生成塊和任務(wù)
本帖最后由 耶穌牛肚 于 2017-1-4 20:27 編輯
自學(xué)verilog，看到生成塊和任務(wù)的時候有一些迷茫，希望大神講解一下。生成塊書上說本質(zhì)是將多條重復(fù)語句化為一條起到簡化的作用
發(fā)表于 01-04 20:25
可以在硬件（Verilog）中更輕松地完成此任務(wù)嗎？
數(shù)據(jù)。我最初的想法是可以使用某種形式的軟件（C，C ++）來完成這項任務(wù)。我對回讀機(jī)制的理解是否正確？可以在硬件（Verilog）中更輕松地完成此任務(wù)嗎？對于那些做過回讀的人，你使用了
發(fā)表于 05-29 13:55
Verilog系統(tǒng)任務(wù)的相關(guān)資料推薦
Verilog數(shù)字系統(tǒng)設(shè)計十任務(wù)和函數(shù)實驗2文章目錄Verilog數(shù)字系統(tǒng)設(shè)計十前言一、Verilog
發(fā)表于 02-09 06:05
【資料】RT-Threa操作系統(tǒng)中任務(wù)的概念及實現(xiàn)任務(wù)所用到的數(shù)據(jù)結(jié)構(gòu)
的概念，所有任務(wù)都在同一個地址空間中，此時系統(tǒng)中唯一的進(jìn)程就是我們燒錄的整個系統(tǒng)可執(zhí)行文件。通常在類似RT-Thread這類實地址運(yùn)行的嵌入
發(fā)表于 03-23 15:11
ISE中的Verilog Test Fixture類型的.v文件為啥在Implementation中顯示？如何修改？
不知為啥，發(fā)現(xiàn)用于仿真的Verilog Test Fixture類型的.v文件在Implementation中顯示，看著很不舒服，但也不知道怎么改，如下圖所示，紅框中的TestDual
發(fā)表于 02-10 15:17
?2402次閱讀
51單片機(jī)簡單操作系統(tǒng)的定時器切換任務(wù)的工程文件免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是51單片機(jī)簡單操作系統(tǒng)的定時器切換任務(wù)的工程文件免費(fèi)下載。
發(fā)表于 12-26 15:37
?6次下載
如何使用Icarus Verilog+GTKWave來進(jìn)行verilog文件的編譯和仿真
本文將介紹如何使用Icarus Verilog+GTKWave來進(jìn)行verilog文件的編譯和仿真。 Icarus Verilog Icarus V
FPGA中如何使用Verilog處理圖像
的完整 Verilog 代碼 。 在這個FPGA Verilog項目中，一些簡單的處理操作都是在Verilog中實現(xiàn)的，比如反相、亮度控制和
UCOSIII操作系統(tǒng)學(xué)習(xí)筆記——任務(wù)
RTOS系統(tǒng)RTOS全程為：Real Time OS,就是實時操作系統(tǒng)。實時操作系統(tǒng)分為硬實時和軟實時。硬實時要求在規(guī)定時間內(nèi)必須完成操作，硬件實時
發(fā)表于 12-02 13:51
?2次下載
Verilog數(shù)字系統(tǒng)設(shè)計——任務(wù)和函數(shù)二（系統(tǒng)任務(wù)readmemb或readmemh）
Verilog數(shù)字系統(tǒng)設(shè)計十任務(wù)和函數(shù)實驗2文章目錄Verilog數(shù)字系統(tǒng)設(shè)計十前言一、Verilog
發(fā)表于 12-05 19:06
?7次下載
Verilog設(shè)計中函數(shù)和任務(wù)的作用分析
任務(wù)和函數(shù)在Verilog中用于描述常用的功能行為。與其在不同的地方復(fù)制相同的代碼，不如根據(jù)需求使用函數(shù)或任務(wù)，這是一種良好且常見的做法。為了便于代碼維護(hù)，最好使用子例程之類的函數(shù)或任務(wù)
Verilog系統(tǒng)函數(shù)和邊沿檢測
“ 本文主要分享了在Verilog設(shè)計過程中一些經(jīng)驗與知識點，主要包括Verilog仿真時常用的系統(tǒng)任務(wù)、雙向端口的使用（inout)、邊沿檢測”
verilog中函數(shù)和任務(wù)對比
在verilog中，函數(shù)和任務(wù)均用來描述共同的代碼段，并且在模式內(nèi)任意位置被調(diào)用，提高代碼效率，讓代碼更加的直觀，提高代碼可讀性。但是在實際使用的過程中，函數(shù)和
verilog中for循環(huán)是串行執(zhí)行還是并行執(zhí)行
在Verilog中，for循環(huán)是并行執(zhí)行的。Verilog是一種硬件描述語言，用于描述和設(shè)計數(shù)字電路和系統(tǒng)。在硬件系統(tǒng)
工商網(wǎng)監(jiān)
評論