女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真

FPGA之家 ? 來源:數字ICer ? 作者:數字ICer ? 2021-07-27 09:16 ? 次閱讀

本文將介紹如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真

Icarus Verilog

Icarus Verilog極其小巧,支持全平臺Windows+Linux+MacOS,并且源代碼開源。通過tb文件可以生成對應的仿真波形數據文件,通過GTKWave可以查看仿真波形圖,支持將Verilog轉換為VHDL文件。

1.安裝iverilog:

sudo apt-get install iverilog

16b4030c-e10c-11eb-9e57-12bb97331649.png

安裝完成查看版本

iverilog -v

16becfbc-e10c-11eb-9e57-12bb97331649.png

2.安裝gtkwave:

sudo apt-get install gtkwave

16dc2bac-e10c-11eb-9e57-12bb97331649.png

安裝完成查看版本

gtkwave -v

16e89fcc-e10c-11eb-9e57-12bb97331649.png

Tb中添加

16f67e26-e10c-11eb-9e57-12bb97331649.png

3.編譯:

進入文件目錄,輸入命令:

iverilog *.v

170039de-e10c-11eb-9e57-12bb97331649.png

編譯完成出現.out文件

172cf410-e10c-11eb-9e57-12bb97331649.png

生成.vcd文件

vpp a.out

173bbcfc-e10c-11eb-9e57-12bb97331649.png

執行后產生的文件如下:

17447cc0-e10c-11eb-9e57-12bb97331649.png

4.用GTKWave打開VCD文件:

gtkwave glitch.vcd

175038e4-e10c-11eb-9e57-12bb97331649.png

執行完成后,彈出界面

添加波形的時候卡死

glitch.vcd文件太大???

17ec8f28-e10c-11eb-9e57-12bb97331649.png

解決:

gtkwave,icarus支持vcd,lxt,lxt2 dump.

vcd通用但vcd dump太大,gtkwave不能很好的查看波形,導致崩潰。所以最好之前用lxt或將vcd轉化為lxt格式。lxt格式是gtkwave的專用格式。

cp glitch.vcd glitch.lxt

18151416-e10c-11eb-9e57-12bb97331649.png

添加波形

182e8248-e10c-11eb-9e57-12bb97331649.png

5.Verilog轉換為VHDL

將glitch.v文件轉換為VHDL文件glitch.vhd

iverilog -tvhdl -o glitch.vhd glitch.v

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 仿真
    +關注

    關注

    51

    文章

    4235

    瀏覽量

    135299

原文標題:開源verilog仿真工具iverilog+GTKWave初體驗

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    FPGA Verilog HDL語法之編譯預處理

    的語句)。Verilog HDL編譯系統通常先對這些特殊的命令進行“預處理”,然后將預處理的結果和源程序一起在進行通常的編譯處理。
    的頭像 發表于 03-27 13:30 ?461次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL語法之<b class='flag-5'>編譯</b>預處理

    Verilog中signed和$signed()的用法

    1、在verilog中有時會用signed修飾符修飾定義的數據,運算的時候也會用$signed()任務強制轉換數據,那么signed的修飾是為什么呢,是為了區分有符號數和無符號數的加法和乘法
    的頭像 發表于 02-17 17:47 ?515次閱讀
    <b class='flag-5'>Verilog</b>中signed和$signed()的用法

    淺談Verilog和VHDL的區別

    Verilog和VHDL是兩種廣泛使用的硬件描述語言(HDL),它們用于描述和模擬數字電路系統的行為和結構。這兩種語言的主要作用是幫助工程師設計、仿真和驗證集成電路(IC)和系統級芯片(SoC)中的硬件模塊。
    的頭像 發表于 02-17 14:20 ?1168次閱讀
    淺談<b class='flag-5'>Verilog</b>和VHDL的區別

    Verilog 電路仿真常見問題 Verilog 在芯片設計中的應用

    。然而,在實際應用中,設計師可能會遇到各種問題,這些問題可能會影響仿真的準確性和設計的可靠性。 Verilog電路仿真常見問題 仿真環境的搭建問題
    的頭像 發表于 12-17 09:53 ?1068次閱讀

    Verilog 與 ASIC 設計的關系 Verilog 代碼優化技巧

    Verilog與ASIC設計的關系 Verilog作為一種硬件描述語言(HDL),在ASIC設計中扮演著至關重要的角色。ASIC(Application Specific Integrated
    的頭像 發表于 12-17 09:52 ?894次閱讀

    Verilog 測試平臺設計方法 Verilog FPGA開發指南

    Verilog設計的仿真需求。 編寫測試文件 : 編寫Verilog測試文件,對設計的各個模塊進行
    的頭像 發表于 12-17 09:50 ?1016次閱讀

    如何使用 Verilog 進行數字電路設計

    使用Verilog進行數字電路設計是一個復雜但有序的過程,它涉及從概念設計到實現、驗證和優化的多個階段。以下是一個基本的步驟指南,幫助你理解如何使用Verilog設計數字電路: 1.
    的頭像 發表于 12-17 09:47 ?1131次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語法和風格 VerilogVerilog 的語法更接近于 C 語言,對于有 C 語言背景的工程師來說,學習曲線較平緩。它支持結構化編程,代碼更直觀,易于
    的頭像 發表于 12-17 09:44 ?1453次閱讀

    如何自動生成verilog代碼

    介紹幾種自動生成verilog代碼的方法。
    的頭像 發表于 11-05 11:45 ?916次閱讀
    如何自動生成<b class='flag-5'>verilog</b>代碼

    Verilog硬件描述語言參考手冊

    一. 關于 IEEE 1364 標準二. Verilog簡介三. 語法總結四. 編寫Verilog HDL源代碼的標準五. 設計流程
    發表于 11-04 10:12 ?4次下載

    system verilog語言簡介

    ICer需要System Verilog語言得加成,這是ICer深度的表現。
    發表于 11-01 10:44 ?0次下載

    Verilog語法中運算符的用法

    verilog語法中使用以下兩個運算符可以簡化我們的位選擇代碼。
    的頭像 發表于 10-25 15:17 ?2280次閱讀
    <b class='flag-5'>Verilog</b>語法中運算符的用法

    Verilog HDL的基礎知識

    本文繼續介紹Verilog HDL基礎知識,重點介紹賦值語句、阻塞與非阻塞、循環語句、同步與異步、函數與任務語法知識。
    的頭像 發表于 10-24 15:00 ?1046次閱讀
    <b class='flag-5'>Verilog</b> HDL的基礎知識

    如何利用Verilog-A開發器件模型

    Verilog-A對緊湊型模型的支持逐步完善,在模型的實現上扮演越來越重要的角色,已經成為緊湊模型開發的新標準。而且Verilog-A能夠在抽象級別和應用領域中擴展SPICE建模和仿真功能,因此學會
    的頭像 發表于 10-18 14:16 ?1139次閱讀
    如何利用<b class='flag-5'>Verilog</b>-A開發器件模型

    FPGA Verilog HDL有什么奇技巧?

    的話,仿真波形是z,雖然出結果時不影響,有沒有必要一開始的時候直接reg賦初值?在rtl文件里能不能使用initial賦初值,這樣的rtl代碼能否綜合? A:在 Verilog 中,是否有必要為所有
    發表于 09-12 19:10