圖一是Quartus Ⅱ工具關于時序分析建立時間分析報告結果（個人理解：該報告可以作為時鐘周期報告）。Quartus Ⅱ工具可以詳細給出每一條路徑的分析結果，路徑信息按照延時由大到小的順序排列，因為延時最長的情況通常被認定為最壞情況，所以需要關注延時長的情況。

圖一的第一列展示的是延時的時間長度，最長的關鍵路徑延時為8ns（1ns=10-9s），對該時間取倒數，可以得出芯片的工作頻率在125MHz左右。

除此之外，圖一還展示了延時路徑的一些信息，包括源節點（可以理解為數據發送端）信息、目標節點（可以理解為數據接收端）信息等。目標節點從頂層到底層（含個人理解：門級信息，具體到某個節點的某個引腳）的信息均列出，設計人員可以通過以上信息分析出該路徑在設計中的實際位置，方便對電路設計進行優化。

圖一，圖片來源：學堂在線《IC設計與方法》

設計人員可以通過圖二的操作列出某一路徑的詳細信息，圖二的操作可以展示延時最長路徑的詳細信息。

圖二，圖片來源：學堂在線《IC設計與方法》

經過圖二的操作，Quartus Ⅱ工具會顯示出圖三界面，圖三列出了延時最長路徑的詳細信息。

圖三左下角是時序分析的模型圖，設計人員可以對照模型圖在圖三界面中找到C（時鐘信號傳遞到源觸發器的延時）、E（時鐘信號傳遞到目標觸發器的延時）、B（從源觸發器到目標觸發器所經過的組合邏輯電路的延時）、tco（源觸發器延時）、tsu的信息（目標觸發器延時）。

圖三界面中，一共有七行信息。第二行列出了最長的B的延時為7.445ns。第四行列出了最短的E的延時為3.7ns，第五行列出了最長的C的延時為3.7ns，可以發現C=E，這是因為該芯片面積較小，所以C和E相等。第六行列出了tco為0.384ns，第七行列出tsu為0.18ns。

根據時鐘周期的公式：

time period=tco+B+tsu-（E-C）

可以計算得出time period（時鐘周期）等于8.009ns。工作頻率為timeperiod的倒數，其值約為124.86MHz。

圖三，圖片來源：學堂在線《IC設計與方法》

Quartus Ⅱ工具可以將圖三中更詳細的信息展示，如圖四上側，列出B路徑的詳細信息。圖四上側展示了互連線延時和單元（個人理解：一個門器件）的延時、元器件的扇出系數（扇出系數越大，延時越大）、節點相關信息。

圖四下側展示了總結性的報告，包括總互連線延時、總的單元延時、以及兩種延時所占的比例。設計人員可以通過兩種延時的比例判斷延時過長的原因是因為互連線過長，還是因為邏輯過復雜。

圖四，圖片來源：學堂在線《IC設計與方法》

圖五下側的窗口展示了使用Technology Viewer（Quartus Ⅱ工具中一種運用圖形展示分析結果的方式）展示最長延時路徑。如圖五所示，輸入D觸發器經過十幾個單元達到輸出D觸發器，說明最長延時路徑延時過長的原因是電路邏輯過復雜。

設計人員也可以通過Technology Viewer觀測某個元器件所使用的信號、元器件的類型、元器件的延時。

圖五，圖片來源：學堂在線《IC設計與方法》

審核編輯：劉清