女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思提供了一種軟件定義、硬件加速平臺的方法

YCqV_FPGA_EETre ? 來源:FPGA開發(fā)圈 ? 作者:FPGA開發(fā)圈 ? 2021-03-11 13:43 ? 次閱讀

當(dāng)一項創(chuàng)新顛覆了市場時,它便會得到市場的認(rèn)可

網(wǎng)卡( NIC )自 20 世紀(jì) 80 年代便已出現(xiàn),到本世紀(jì)初,許多公司開始投身該領(lǐng)域進(jìn)行創(chuàng)新。他們最初的重點是高性能計算( HPC )。盡管業(yè)務(wù)都在以太網(wǎng)上運行,但是,最強(qiáng)大的 HPC 集群是使用 Myrinet 或 Infiniband 創(chuàng)建的。這些網(wǎng)絡(luò)的網(wǎng)卡被設(shè)計為可以繞過操作系統(tǒng)( OS )內(nèi)核,直接與 HPC 應(yīng)用通信,從而顯著提升性能。為了實現(xiàn)這一點,這些網(wǎng)卡在網(wǎng)絡(luò)邊緣應(yīng)用了廣泛的計算資源,使其能夠從主機(jī) CPU 上卸載常見通信任務(wù)。

這些HPC 網(wǎng)卡為后來的以太網(wǎng)網(wǎng)卡奠定了基礎(chǔ),后者內(nèi)置內(nèi)核旁路,適用于全球所有股票市場的電子交易。隨著時間推移,這些平臺進(jìn)一步演進(jìn)為 SmartNIC (智能網(wǎng)卡)或數(shù)據(jù)處理單元( DPU )。伴隨超大規(guī)模用戶( Hyperscaler )和云服務(wù)提供商( CSP )的出現(xiàn),賽靈思發(fā)現(xiàn)了阻礙 SmartNIC 普及的三大因素:

1.可編程

2.可組合性

3.可移植性

賽靈思提供了一種軟件定義、硬件加速平臺的方法,可以高效解決這三大問題。

可編程性.

過去十年里,人們做了各種嘗試來為 SmartNIC 提供一個完全可編程的接口,但沒有一種取得絕對成功。同時,該行業(yè)缺乏標(biāo)準(zhǔn)化語言和業(yè)經(jīng)驗證的軟件開發(fā)及部署環(huán)境。幾年前,賽靈思成為 P4 語言聯(lián)盟的活躍成員,作為工業(yè)貢獻(xiàn)者,開發(fā)了一種跨多類硬件管理網(wǎng)絡(luò)數(shù)據(jù)包的語言。P4 語言迅速發(fā)展起來,如今大部分 SmartNIC 和 DPU 都將其用作默認(rèn)編程語言。賽靈思全新 SN1000 SmartNIC 系列中所有獨特的邏輯塊都是用 P4 編寫的。

可組合性

(滑動查看完整內(nèi)容)

超大規(guī)模用戶和 CSP 的第二個要求是可組合性。這是一種將新功能塊動態(tài)插入到收發(fā)包處理流水線中的功能。這兩條直接管理網(wǎng)絡(luò)數(shù)據(jù)包的流水線構(gòu)成了 SmartNIC 的數(shù)據(jù)平面。網(wǎng)卡上的第二個平面稱為控制平面,作用是管理數(shù)據(jù)平面內(nèi)的可編程塊。如上所示,賽靈思充分利用了我們在可編程邏輯方面的領(lǐng)先優(yōu)勢,設(shè)計出一款完全可組合的網(wǎng)卡架構(gòu)。

構(gòu)成數(shù)據(jù)平面的收發(fā)流水線都有數(shù)個可編程入口點,客戶可以在這些入口點上使用我們的 Vitis 軟件開發(fā)平臺連接其使用 P4、C/C++、HDL 或 HLS 編寫的代碼塊。然后,Vitis 會將此代碼編譯成邏輯,幫助工程師在適當(dāng)?shù)臄?shù)據(jù)包處理流水線中插入他們認(rèn)為合適的模塊。這可以讓數(shù)據(jù)包以極快的速度通過數(shù)據(jù)平面,從而使賽靈思能夠支持線速包處理。

其他未在其數(shù)據(jù)平面中使用可編程邏輯的供應(yīng)商,必須在其 DPU 上部署大量典型的 CPU 核(通常為 Arm)來處理這些網(wǎng)絡(luò)數(shù)據(jù)包。隨著數(shù)據(jù)包速率攀升至每秒數(shù)億個數(shù)據(jù)包,這種方法(使用 DPU 上的 CPU 核來處理數(shù)據(jù)平面上的數(shù)據(jù)包)將受到影響。我們的軟件定義、硬件加速的方法將令賽靈思的 SN1000 系列明顯優(yōu)于競爭對手。

大型數(shù)據(jù)中心客戶(如超大規(guī)模用戶和 CSP)通常會要求供應(yīng)商展示其產(chǎn)品路線圖。該路線圖將向客戶展示供應(yīng)商對其架構(gòu)的承諾,以及在未來幾代中推進(jìn)該架構(gòu)的計劃。通常需要每一代都是新款芯片,在先前芯片的基礎(chǔ)上有所改進(jìn)。

可移植性

多年前,Solarflare 開始開發(fā)一種用 P4 編寫的完全可移植的 SoftNIC 架構(gòu),本次成果最終被賽靈思收購。SoftNIC 是一種將所有核心 NIC 功能全部表示為代碼的網(wǎng)卡,使得 NIC 可以在 FPGA硬件平臺之間輕松移植。SoftNIC 利用直接存儲器訪問( DMA )引擎等標(biāo)準(zhǔn)硬件塊與主機(jī) CPU 進(jìn)行通信,利用可以具有特定的芯片幾何結(jié)構(gòu)且通常使用了加密塊的介質(zhì)訪問控制( MAC )塊進(jìn)行以太網(wǎng)通信。最終結(jié)果是,SoftNIC 的漏洞和新增功能無需創(chuàng)建新的芯片,客戶只需安裝軟件更新即可。

構(gòu)成 SN1000 可移植網(wǎng)卡架構(gòu)的各種重要組件是 DMA 引擎、加密、MAC 塊、虛擬化網(wǎng)卡 ( VNIC )和匹配操作引擎( MAE )的接口。VNIC 不僅是傳統(tǒng) OS 設(shè)備驅(qū)動程序查看網(wǎng)卡的方式,還可以處理校驗和卸載及數(shù)據(jù)包控制。收發(fā)流水線中的 MAE 是處理虛擬網(wǎng)絡(luò)請求的地方。在這里,Open vSwitch ( OvS )函數(shù)可用于管理主機(jī)上運行的虛擬機(jī)和容器的流量。MAE 可以顯著減輕主機(jī) CPU 處理 OS 或程序管理器網(wǎng)絡(luò)調(diào)用的負(fù)擔(dān),有時會為 CSP 工作負(fù)載返回多達(dá) 30% 的主機(jī) CPU 周期。MAE 的設(shè)計旨在輕松與 tc-flower 和 DPDK 通用流 API (rte_flow)進(jìn)行連接,以便處理這些函數(shù)。插件入口點、VNIC、MAE 和 NET 引擎均是用軟件編寫并編譯到邏輯門中。這就是賽靈思所謂的軟件定義和硬件加速。

隨著 SN1000 SmartNIC 的發(fā)布,賽靈思將提供幾個可選的插件模塊,在接下來的幾個月還將提供更多模塊。借助 SN1000,賽靈思展示了首個完全可組合且可移植的 SmartNIC,這是我們身處業(yè)屆競爭最激烈的領(lǐng)域之一而帶來的一項重大創(chuàng)新。

責(zé)任編輯:lq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11054

    瀏覽量

    216282
  • 數(shù)據(jù)中心
    +關(guān)注

    關(guān)注

    16

    文章

    5171

    瀏覽量

    73291
  • 編程語言
    +關(guān)注

    關(guān)注

    10

    文章

    1955

    瀏覽量

    36276

原文標(biāo)題:解決三大痛點,加速SmartNIC普及

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    推動硬件輔助驗證平臺增長的關(guān)鍵因素

    硬件加速和基于FPGA的原型設(shè)計誕生于1980年代中期,開發(fā)者將當(dāng)時初露頭角的現(xiàn)場可編程門陣列(FPGA)率先應(yīng)用于硅前設(shè)計的原型驗證,由此催生了一種全新的驗證工具,打破了軟件仿真的主導(dǎo)局面。
    的頭像 發(fā)表于 06-11 14:42 ?264次閱讀
    推動<b class='flag-5'>硬件</b>輔助驗證<b class='flag-5'>平臺</b>增長的關(guān)鍵因素

    快訊 | 嘉興市委書記陳偉行蒞臨調(diào)研

    深化“教科人”體、產(chǎn)學(xué)研融合!#嘉興市委書記#陳偉行蒞臨調(diào)研,副總經(jīng)理田永和等陪同調(diào)
    的頭像 發(fā)表于 05-23 10:22 ?285次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 嘉興市委書記陳偉<b class='flag-5'>一</b>行蒞臨<b class='flag-5'>賽</b><b class='flag-5'>思</b>調(diào)研

    本田攜手亞馬遜云科技,加速軟件定義汽車轉(zhuǎn)型

    近日,亞馬遜云科技宣布項重要合作,本田汽車公司選擇其作為戰(zhàn)略合作伙伴,共同推動本田實現(xiàn)從硬件驅(qū)動向軟件定義汽車(SDV)的轉(zhuǎn)型。這
    的頭像 發(fā)表于 01-16 13:49 ?541次閱讀

    QNX攜手微軟加速軟件定義汽車發(fā)展

    BlackBerry有限公司(紐約證券交易所代碼:BB;多倫多證券交易所代碼:BB)旗下的QNX部門今日宣布與微軟達(dá)成合作,雙方將通過云平臺幫助汽車制造商更高效地開發(fā)、測試和優(yōu)化軟件加速軟件
    的頭像 發(fā)表于 01-07 16:18 ?538次閱讀

    低溫失效的原因,有沒有別的方法或者些見解?

    低溫失效的原因,有沒有別的方法或者些見解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情
    發(fā)表于 12-30 16:28

    基于Xilinx XCKU115的半高PCIe x8 硬件加速

    基于Xilinx XCKU115的半高PCIe x8 硬件加速卡,支持2x72bit(數(shù)據(jù)位寬64bit+ECC)DDR4存儲,數(shù)據(jù)傳輸速率 2400Mb/s。DDR4單簇容量4GB,兩組總?cè)萘繛?GB
    的頭像 發(fā)表于 11-14 11:30 ?726次閱讀
    基于Xilinx XCKU115的半高PCIe x8 <b class='flag-5'>硬件加速</b>卡

    盛在線平臺疑問解答系列(

    01盛在線平臺疑問解答系列()sesOnlineSES前言盛技術(shù)于2024年10月17日隆重發(fā)布最新產(chǎn)品《
    的頭像 發(fā)表于 10-31 08:05 ?542次閱讀
    <b class='flag-5'>賽</b>盛在線<b class='flag-5'>平臺</b>疑問解答系列(<b class='flag-5'>一</b>)

    一種簡單高效配置FPGA的方法

    本文描述一種簡單高效配置FPGA的方法,該方法利用微處理器從串行外圍接口(SPI)閃存配置FPGA設(shè)備。這種方法減少了
    的頭像 發(fā)表于 10-24 14:57 ?1490次閱讀
    <b class='flag-5'>一種</b>簡單高效配置FPGA的<b class='flag-5'>方法</b>

    TDA4VM上的硬件加速運動恢復(fù)結(jié)構(gòu)算法

    電子發(fā)燒友網(wǎng)站提供《TDA4VM上的硬件加速運動恢復(fù)結(jié)構(gòu)算法.pdf》資料免費下載
    發(fā)表于 09-24 11:39 ?0次下載
    TDA4VM上的<b class='flag-5'>硬件加速</b>運動恢復(fù)結(jié)構(gòu)算法

    AM62A SoC通過硬件加速視覺處理改進(jìn)條形碼讀取器

    電子發(fā)燒友網(wǎng)站提供《AM62A SoC通過硬件加速視覺處理改進(jìn)條形碼讀取器.pdf》資料免費下載
    發(fā)表于 09-04 09:52 ?0次下載
    AM62A SoC通過<b class='flag-5'>硬件加速</b>視覺處理改進(jìn)條形碼讀取器

    適用于數(shù)據(jù)中心應(yīng)用中的硬件加速器的直流/直流轉(zhuǎn)換器解決方案

    電子發(fā)燒友網(wǎng)站提供《適用于數(shù)據(jù)中心應(yīng)用中的硬件加速器的直流/直流轉(zhuǎn)換器解決方案.pdf》資料免費下載
    發(fā)表于 08-26 09:38 ?0次下載
    適用于數(shù)據(jù)中心應(yīng)用中的<b class='flag-5'>硬件加速</b>器的直流/直流轉(zhuǎn)換器解決方案

    爾芯題正式發(fā)布,邀你共戰(zhàn)EDA精英挑戰(zhàn)

    全新的挑戰(zhàn)。今年的題,我們更加聚焦于數(shù)字集成電路設(shè)計的核心領(lǐng)域,直擊當(dāng)前超大規(guī)模設(shè)計下硬件仿真的技術(shù)難點:設(shè)計并優(yōu)化一種高效的超圖分割算法。該技術(shù)可以加速設(shè)計驗
    的頭像 發(fā)表于 08-03 08:24 ?1056次閱讀
    <b class='flag-5'>思</b>爾芯<b class='flag-5'>賽</b>題正式發(fā)布,邀你共戰(zhàn)EDA精英挑戰(zhàn)<b class='flag-5'>賽</b>!

    快訊 | 發(fā)展新質(zhì)生產(chǎn)力問道如何下好“創(chuàng)新棋”?

    7月11日,南湖區(qū)委宣傳部、清華大學(xué)馬克主義學(xué)院共同帶隊行蒞臨圍繞時頻新質(zhì)生產(chǎn)力創(chuàng)新層面進(jìn)行實地調(diào)研,
    的頭像 發(fā)表于 07-12 13:31 ?502次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 發(fā)展新質(zhì)生產(chǎn)力問道<b class='flag-5'>賽</b><b class='flag-5'>思</b>?<b class='flag-5'>賽</b><b class='flag-5'>思</b>如何下好“創(chuàng)新棋”?

    rup是一種什么模型

    部分)開發(fā)的,它基于統(tǒng)建模語言(UML)和面向?qū)ο蟮?b class='flag-5'>軟件開發(fā)方法。RUP提供一種結(jié)構(gòu)化的
    的頭像 發(fā)表于 07-09 10:13 ?2530次閱讀

    瑞薩電子發(fā)布R-Car Open Access平臺加速軟件定義汽車開發(fā)

    全球半導(dǎo)體解決方案領(lǐng)域的佼佼者瑞薩電子近日宣布,正式推出全新的軟件定義汽車(SDV)開發(fā)平臺——R-Car Open Access(RoX)。該平臺以全面整合的形式,為車輛開發(fā)人員
    的頭像 發(fā)表于 06-22 14:10 ?1143次閱讀