喬治敦大學(xué)沃爾什外交學(xué)院安全與新興技術(shù)中心（CSET）的兩位作者編寫的一份題為《AI Chips： What They Are and Why They Matter》的報(bào)告，借助模型預(yù)估得出，臺積電每片5nm晶圓的收費(fèi)可能約為17，000美元，是7nm的近兩倍。

該報(bào)告同時估計(jì)，每片300mm直徑的晶圓通常可以制造71.4顆5nm芯片，這讓無晶圓芯片公司的制造成本達(dá)到每顆238美元（約為1642元）。

不僅不如，通過對半導(dǎo)體行業(yè)和AI芯片設(shè)計(jì)的調(diào)查，作者通過模型不僅估算出5nm芯片238美元的制造成本，還提出了每顆芯片108美元的設(shè)計(jì)成本以及每顆芯片80美元的封裝和測試成本。

這使芯片設(shè)計(jì)公司為每顆5nm芯片支付的總成本將高達(dá)426美元（約為2939元）。

5nm之后“高貴”的先進(jìn)制程

市場研究機(jī)構(gòu)International Business Strategies （IBS）給出的數(shù)據(jù)顯示，28nm之后芯片的成本迅速上升。28nm工藝的成本為0.629億美元，到了7nm和5nm，芯片的正本迅速暴增，5nm將增至4.76億美元。三星稱其3nm GAA 的成本可能會超過5億美元。

設(shè)計(jì)一款5nm芯片的總成本將高達(dá)近5億美元，那平均到每顆芯片的成本有多高？CSET在報(bào)告中的模型類比了英偉達(dá)P100 GPU，這款GPU基于臺積電16nm節(jié)點(diǎn)處制造，包含153億個晶體管，裸片面積為610 平方毫米，相當(dāng)于晶體管密度25 MTr/mm2。

由此計(jì)算，直徑300毫米的硅晶片能夠生產(chǎn)71.4顆 610平方毫米的芯片。

假設(shè)5nm GPU的芯片面積為610平方毫米，并且晶體管密度比P100 GPU高，達(dá)到907億個晶體管。下表中是用模型估算的臺積電90至5nm之間的節(jié)點(diǎn)晶體管密度。在90至7nm范圍內(nèi)的節(jié)點(diǎn)，模型使用具有相同規(guī)格的假想GPU，包括晶體管除晶體管密度，假想的5nm GPU與假設(shè)節(jié)點(diǎn)關(guān)聯(lián)。

CSET的成本模型使用的是無晶圓廠的角度，包含建造工廠的成本、材料、人工，制造研發(fā)和利潤等。芯片制造出來后，將外包給芯片測試和封裝（ATP）公司。

當(dāng)然，使用更先進(jìn)的制程節(jié)點(diǎn)芯片設(shè)計(jì)公司也會有相應(yīng)的成本增加。最終看來，芯片設(shè)計(jì)成本和ATP成本之和等于總生產(chǎn)成本，得出每顆5nm芯片支付的總成本將高達(dá)426美元成本的結(jié)論。

之所以先進(jìn)制程芯片的成本不斷增加，不可忽視的是半導(dǎo)體制造設(shè)備成本每年增加11%，每顆芯片的設(shè)計(jì)成本增加24%，其增長率都高于半導(dǎo)體市場7%的增長率。

2018年的時候，臺積電CEO魏哲家就打趣地說，臺積電預(yù)計(jì)在5nm投資了250億美元，各位就知道以后價(jià)格是多少了！

并且，隨著半導(dǎo)體復(fù)雜性的增加，對高端人才的需求也不斷增長，這也進(jìn)一步推高了先進(jìn)制程芯片的成本。報(bào)告中指出，研究人員的有效數(shù)，即用半導(dǎo)體研發(fā)支出除以高技能研究人員的工資，從1971年到2015年增長了18倍。

換句話說，摩爾定律延續(xù)增加大量的投入和人才。

雷鋒網(wǎng)此前報(bào)道，為了支撐先進(jìn)制程，臺積電十年內(nèi)研發(fā)人數(shù)增加了三倍，2017年研發(fā)人員將近6200人，比2008年多了近兩倍，這6200人只從事研發(fā)，不從事生產(chǎn)。

先進(jìn)制程的高成本如何影響半導(dǎo)體和AI發(fā)展？

半導(dǎo)體市場以超過世界經(jīng)濟(jì)3%的速度增長。目前，半導(dǎo)體產(chǎn)業(yè)占全球的0.5%經(jīng)濟(jì)產(chǎn)出。對于半導(dǎo)體產(chǎn)業(yè)而言，先進(jìn)的制程和高性能芯片驅(qū)動著行業(yè)的進(jìn)步，晶體管成為關(guān)鍵。

晶體管尺寸減小使每個晶體管的功耗也降低，CPU的峰值性能利用率每1.57年翻一番，一直持續(xù)到2000年。此后，由于晶體管尺寸減小放緩，效率每2.6年翻一番，相當(dāng)于每年30%的效率提升。

報(bào)告中指出，臺積電聲稱的節(jié)點(diǎn)進(jìn)步帶來的速度提升和功耗降低，從90 nm和5 nm之間以恒定比例變化，但趨勢趨于平穩(wěn)。三星兩種指標(biāo)在14 nm和5 nm之間都有下降趨勢，但缺少大于14 nm的節(jié)點(diǎn)處的數(shù)據(jù)。

不過，由于半導(dǎo)體設(shè)備、研發(fā)等成本持續(xù)增加，這也讓大量晶圓代工廠無法參與先進(jìn)制程的生產(chǎn)和競爭，比如，GlobalFoundries就不生產(chǎn)14 nm以下的芯片。

下表給出了每個工藝節(jié)點(diǎn)量產(chǎn)的時間以及代工廠的數(shù)量，可以看到，隨著制程的向前推進(jìn)，晶圓代工廠數(shù)量越來越少。目前先進(jìn)的制程工藝代工廠僅剩臺積電、三星和英特爾。

雖然代工廠越來越少，但業(yè)界對于先進(jìn)制程的需求并沒有減少。AI芯片就對先進(jìn)制程有不小的需求，最先進(jìn)的AI芯片比最先進(jìn)的CPU更快，且具有更高的AI效率算法。AI芯片的效率是CPU的一千倍，這相當(dāng)于摩爾定律驅(qū)動下CPU 26年的改進(jìn)。

這要求晶體管持續(xù)改進(jìn)，晶體管的改進(jìn)仍在繼續(xù)，但進(jìn)展緩慢。得益于FinFET晶體管的發(fā)明，英特爾在2011年推出了商業(yè)化的22nm FinFET，業(yè)界也基于FinFET將半導(dǎo)體制程從22nm一直向前推進(jìn)到如今的5nm。

到了2nm，臺積電和英特爾都采用GAA（Gate-all-around，環(huán)繞閘極）或稱為GAAFET維持先進(jìn)制程的性能提升。魏哲家透露，臺積電制程每前進(jìn)一個世代，客戶的產(chǎn)品速度效能提升30%- 40%，功耗可以降低20%-30%。

但高昂的成本和性能提升的幅度減少，讓AI公司在計(jì)算上花費(fèi)的時間和金錢更多，進(jìn)而成為AI發(fā)展的瓶頸。

報(bào)告指出，AI實(shí)驗(yàn)室的訓(xùn)練的費(fèi)用非常高，估算AlphaGo、AlphaGo Zero、AlphaZero和AlphaStar模型的訓(xùn)練成本每個為5000萬到1億美元之間。

值得關(guān)注的是，由于CSET當(dāng)前正在關(guān)注AI和先進(jìn)計(jì)算的進(jìn)步所帶來的影響。該報(bào)告稱，美國政府正在考慮如何控制AI技術(shù)，但由于AI軟件、算法和數(shù)據(jù)集不是理想的控制目標(biāo)，因此硬件成為了重點(diǎn)。

未來，有多少AI芯片功能能夠用得起先進(jìn)制程？AI在全球的發(fā)展又會受到怎樣的限制？
責(zé)任編輯：tzh