完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>
電子發燒友網技術文庫為您提供最新技術文章，最實用的電子技術文章，是您了解電子技術動態的最佳平臺。
六級流水線 NIOS 內核可以用少至 600 個邏輯元件和特征向量中斷控制、緊密的內存和 DSP 耦合以及添加自定義指令（最多 256 個）的能力來實現。它可以使用內存管理單元 （MMU），并支持開源和商業支持版本的嵌入式 Linux。...
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個概念，內部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內部連線三個部分?，F場可編程門陣列(FPGA)是可編程器件。...
集成光子學將傳統光子系統（例如電信和數據中心中的那些）的關鍵組件縮小到單個半導體芯片上。將所有東西單片集成可以顯著影響整體性能、增加帶寬、減小尺寸、降低功耗并提高傳統光子學的可靠性。...
三維圖形是 GPU 擁有如此大的內存和計算能力的根本原因，它與 深度神經網絡 有一個共同之處：都需要進行大量矩陣運算。...
FPGA的電源 通常包括開關穩壓器和線性穩壓器的組合，以合理的效率提供不同的電壓和穩定的電源。設計這樣的電源并非易事，但通過將電路基于將多個開關和線性穩壓器集成到單個芯片中的電源模塊，事情可以變得更加簡單。...
通過bus slave factory，我們可以方便地實現寄存器讀寫，其提供了一系列寄存器讀寫方法。這里列舉幾個常用的方法(完整的方法列表可參照SpinalHDL-Doc)：...
時間裕量包括建立時間裕量和保持時間裕量（setup slack和hold slack）。從字面上理解，所謂“裕量”即富余的、多出的。什么意思呢？即保持最低要求的建立時間或保持時間所多出的時間，那么“裕量”越多，意味著時序約束越寬松。...
多核架構的代碼開發有點類似于使用 SoC FPGA 時的代碼開發，只是硬件加速是由 DSP 內核而不是可編程結構完成的。...
初學者，通常有一個困惑，就是為什么軟件能控制硬件？就像當年的51，為什么只要寫P1=0X55，就可以在IO口輸出高低電平？要理清這個問題，先要認識一個概念：地址空間。...
使用 C 語言的OpenCL 2a并行編程擴展來補充基于 FPGA 的 CNN 加速應用程序的開發。適用于卷積神經網絡的 FPGA 器件的一個示例是英特爾可編程解決方案集團 （PSG）的Arria 10系列器件，其正式名稱為Altera。...
一旦在啟動時配置了 MCU，使用 TI 方法實現控制環路所需的大部分工作就是提供適當的中斷服務例程 （ISR） 來處理電機控制任務。TI 使用快速控制回路示例軟件模塊中提供的 MotorControlISR 功能演示了此類 ISR。...
從Verilog發布到今天，其已經經歷了四十年的風雨，早期的“電路”設計Verilog的確很方便，尤其在那個年代，其也崔進了集成電路的發展。但是“老”不代表方便，尤其高速發展的今天，集成電路以摩爾定律指數發展，FPGA的應用場合以越來越復雜，復雜的邏輯設計讓這個“老人”有些力不從心，今天我們就簡單總...
加速度計測量的是其感受到的加速度，在靜止的時候，其本身是沒有加速運動的，但因為重力加速度的作用，根據相對運動理論，其感受的加速度與重力加速度正好相反，即讀到的數據是豎直向上的。加速度計的英文簡寫為acc，下面用首字母a代表加速度計數據。...
身處智能時代，科技發展日新月異，伴隨數據中心、有線網絡、5G 無線和汽車等愈加豐富的場景，相應的技術與功能也正經歷飛速迭代，因此，單一計算架構已難以應對海量數據處理需求，賽靈思 Versal ACAP多核異構計算平臺致力于幫助所有開發者保持即時的靈活應變能力。...
今天給大家推薦今年FCCM2021上的一篇文章，介紹了一種可以在線Xilinx FPGA內部RAM內容的工作，重點是論文相關的工作還是開源的。...
在Vitis完成這個過程的底層，實際調用的是Vivado。Vitis會指定默認的Vivado策略來執行綜合和實現的步驟。當默認的Vivado策略無法達到預期的時序要求時，我們需要在Vivado中分析時序問題的原因, 并根據時序失敗的原因調整Vivado各個步驟的選項。有時我們也需要調整Vivado各...
本文為解決基于C++的傳統定價程序帶來的處理時間長、延遲高、處理速率低的問題，提出并實現了一種基于FPGA的并行流水線計算處理設計，能夠完成對雪球期權的定價功能，并使用HLS開發模式對設計進行了實現。...
FPGA是電子器件中的萬能芯片，Xilinx FPGA處于行業龍頭地位更是非常靈活。FPGA管腳兼容性強，能跟絕大部分電子元器件直接對接。Xilinx SelectIO支持電平標準多，除MIPI C-PHY電平（三電平標準）外，IO能直接對接3.3V以及3.3V以下基本所有電平標準，初步統計支持72...
在SelectIO簡介連載一中介紹了其架構，本章會繼續介紹如何使用其gearbox功能來實現不同的比率的串并轉換功能。7 Series FPGA中LVDS使用了ISERDESE2，SDR Rate可設為2,3,4,5,6,7,8。DDR Rate可設為4,6,8,10,14。...
LDPC碼屬于前向糾錯碼的一類，用于在噪聲傳輸信道中發送信息。這些碼可以用一個奇偶校驗矩陣來描述，該矩陣主要包含0和少量的1。...
關注我們的微信
下載發燒友APP
電子發燒友觀察
版權所有 ? 湖南華秋數字科技有限公司
長沙市望城經濟技術開發區航空路6號手機智能終端產業園2號廠房3層（0731-88081133）
電子發燒友 （電路圖） 湘公網安備43011202000918
工商網監
湘ICP備2023018690號-1
