完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl語言
文章:43個 瀏覽:9083次 帖子:0個
編寫 HDL 通常是 FPGA 開發(fā)中耗時最少的部分,最具挑戰(zhàn)性和最耗時的部分可能是驗證。根據(jù)最終應(yīng)用程序,驗證可能非常簡單,也可能非常復(fù)雜,簡單的話只...
通過數(shù)據(jù)路徑的逐步穿透,設(shè)計模塊,是一種常見的設(shè)計方法。而從另外一種常規(guī)思想來看,電路的另一種表現(xiàn)形式,是狀態(tài)的轉(zhuǎn)換。
D觸發(fā)器如何保證不出現(xiàn)“空翻”現(xiàn)象?
數(shù)字系統(tǒng)往往是由多個觸發(fā)器所組成,這時常常需要各個觸發(fā)器按照一定的節(jié)拍同步動作,因此必須給電路加上一個統(tǒng)一的控制信號。
最近在研究cocotbext-pcie的實現(xiàn),對于學(xué)習(xí)PCIe還是挺有幫助的,陸陸續(xù)續(xù)做個總結(jié),有時間也會在SpinalHDL下實現(xiàn)類似的方針功能。
綜合就是將HDL語言轉(zhuǎn)化成與,非,或門等等基本邏輯單元組成的門級連接。因此,可綜合語句就是能夠通過EDA工具自動轉(zhuǎn)化成硬件邏輯的語句。
FPGA時序不收斂,會出現(xiàn)很多隨機性問題,上板測試大概率各種跑飛,而且不好調(diào)試定位原因,所以在上板測試前,先優(yōu)化時序,再上板。
2023-06-26 標(biāo)簽:FPGA設(shè)計寄存器RAM 3142 0
設(shè)計一款芯片,明確需求(功能和性能)之后,先由架構(gòu)工程師設(shè)計架構(gòu),得出芯片設(shè)計方案,前端設(shè)計工程師形成RTL代碼,驗證工程師進行代碼驗證,再通過后端設(shè)計...
我先讓它偽裝成Linux,給它說你安裝了synopsys vcs2018以及uvm-1.1。
2023-02-20 標(biāo)簽:VCSLINUX內(nèi)核HDL語言 2485 0
隨著HDL (Hardware Description Language,硬件描述語言)語言、綜合工具及其它相關(guān)工具的推廣,使廣大設(shè)計工程師從以往煩瑣的...
資深工程師分享學(xué)習(xí)fpga的一些經(jīng)驗(十五條fpga設(shè)計鐵律)
從大學(xué)時代第一次接觸FPGA至今已有10多年的時間,至今記得當(dāng)初第一次在EDA實驗平臺上完成數(shù)字秒表、搶答器、密碼鎖等實驗時那個興奮勁。當(dāng)時由于沒有接觸...
2017-11-10 標(biāo)簽:fpgafpga開發(fā)板HDL語言 3.1萬 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |